SU1737442A1

SU1737442A1 - Вычислительное устройство по произвольному модулю

Info

Publication number: SU1737442A1
Application number: SU904834034A
Authority: SU
Inventors: Иван Дмитриевич Горбенко; Иван Илларионович Сныткин; Вячеслав Иванович Петренко
Original assignee: Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority date: 1990-03-20
Filing date: 1990-03-20
Publication date: 1992-05-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах дл формировани элементов конечных полей. Цель изобретени - расширение области применени за счет выполнени накапливающего суммировани . Вычислительное устройство по произвольному модулю содержит сумматор 5, регистр 6 пам ти, мультиплексор 7, вычи- татель 8, схему 9 сравнени , элементы ИЛИ 10-12, формирователь 13 импульсов и регистр 14 результата. 1 ил.

Description

СО

с

75

16

ч

СА) 4

Јь Јь Ю

Изобретение относитс к вычислительной технике и может быть использовано в цифровых устройствах, а также в устройствах дл формировани элементов конечных полей.

Известно устройство дл формировани остатка по произвольному модулю от числа , содержащее два регистра, п ть элементов ИЛИ вычитатель, две схемы сравнени , мультиплексор , элемент задержки, сумматор, группу .блоков элементов И и блок посто нной пам ти с соответствующими св з ми, выбранное в качестве прототипа.

Недостатком данного устройства вл етс узка область применени , заключаю- ща с в невозможности осуществлени накапливающего суммировани .

Цель изобретени - расширение области применени за счет выполнени накапливающего суммировани .

На чертеже изображена схема вычислительного устройства по произвольному модулю .

Вычислительное устройство по произвольному модулю содержит вход числа 1 устройства, вход 2 обнулени устройства, вход 3 запуска устройства, вход 4 задани модул устройства, сумматор 5, регистр 6 пам ти, мультиплексор 7, вычитатель 8, схему 9 сравнени , первый 10, второй 11 и третий 12 элементы ИЛИ, формирователь 13 импульсов, регистр 14 результата, выход 15 результата устройства и выход 16 сигнала окончани устройства.

Вычислительное устройство по произ- вольному модулю работает следующим образом .

Вычислительное устройство по произвольному модулю осуществл ет суммирование чисел поступающих последовательно на его вход 1 в параллельном двоичном коде . При этом поступление каждого числа сопровождаетс импульсом, подаваемым на вход 3 запуска устройства. Перед началом суммировани на вход 2 обнулени ус- тройства подаетс импульс, который, пройд через элемент 12 ИЛИ, поступает на вход обнулени регистра 6 пам ти, устанавлива последний в нулевое состо ние. После обнулени регистра 6 вычислительное устройство готово к работе. При этом на входы первого слагаемого сумматора 5 воздействуют коды первого числа, предназначенного дл с/ммировани . На вход 4 задани модул устройства в процессе работы вычислительного устройства посто нно действуют двоичные коды выбранного модул , по которому осуществл етс суммирование . При отсутствии единичного потенциала на управл ющем входе

мультиплексора 7 сего выходами скоммути- рованы его первые входы, в противном случае - вторые информационные входы. С поступлением на вход 3 запуска устройства единичного импульса происходит запись кода числа, воздействующего на первые входы сумматора 5, в регистр 6. Запись происхр- дит по фронту импульса, поступающего с выхода элемента 10 ИЛИ на вход записи регистра 6. По срезу импульса запуска формирователь 13 импульсов формирует импульс , который запускает схему 9 сравнени . Схема 9 сравнени осуществл ет сравнение кодов чисел с выхода регистра 6 и входов 4 вычислительного устройства. Если значение числа, воздействующего на первые входы схемы 9 сравнени , больше значени модул , поступающего на вторые входы схемы 9 сравнени , то по окончании сравнений импульс по вл етс на выходе больше схемы 9 сравнени , если значени указанных чисел равны, то импульс по вл етс на выходе Равно схемы 9 сравнени , в остальных случа х - на выходе Меньше схемы 9 сравнени .

Допустим, что значение числа, хран щегос в регистре 6, оказалось меньше значени модул , поступающего на вход 4 вычислительного устройства. При этом импульс об окончании работы схемы сравнени 9 по вл етс на выходе Меньше схемы 9 сравнени . Далее этот импульс, проход через элемент 11 ИЛИ, поступает на вход записи регистра 14 и на выход 16 вычислительного устройства. Под действием этого импульса в регистр 14 переписываетс содержимое регистра 6. Импульс на выходе 16 сигнала окончани устройства разрешает чтение результата суммировани , записанного в регистре 14, а также поступление следующего числа на вход 1 числа вычислительного устройства. В результате поступлени кодов второго числа на первые входы сумматора 5 на его выходах образуетс код суммы этого числа с числом , записанным в регистре 6. Этот код через мультиплексор 7 попадает на информационные входы регистра 6. По фронту импульса запуска устройства этот код записываетс в регистр 6. Содержимое регистра б сравниваетс со значением выбранного модул Р. Допусп им, что значение содержимого регистра 6 больше значени модул Р. В этом случае схема 9 сравнени выдает импульс на свой выход Больше. Этот импульс запускает в работу вычитатель 8, который вычитает из значени содержимого регистра 6 значение модул Р. По окончании вычитани вычитатель 8 выдает импульс на свой выход, который, поступа

на управл ющий вход мультиплексора 7, коммутирует с его выходами его вторые входы , а также, проход через элемент ИЛИ 10 записывает содержимое вычитател 8 в регистр 6. Этот же импульс, проход через элемент 11 ИЛИ, переписывает содержимое регистра 6 в регистр 14 и поступает на выход 16 сигнала окончани устройства. При работе схемы 9 сравнени может возникнуть ситуаци , когда содержимое регистра 6 равно значению модул Р, действующего на вход 4 вычислительного устройства. В этом случае схема 9 сравнени выдает импульс на свой выход Равно. Следовательно, содержимое регистра 6 тождественно равно нулю по заданному модулю Р. Этот импульс, проход через элемент ИЛИ 11, записывает в регистр 14 содержимое регистра б (в данном случае нуль), и поступает на выход 16 сигнала окончани устройства, свидетельству о том, что очередной цикл суммировани закончен. При поступлении кодов следующего числа на вход 1 числа и импульса запуска на вход 3, работа вычислительного устройства происходит аналогично описанному. При этом по окончании каждого цикла суммировани на выходах 15 результата вычислительного устройства по вл етс код суммы, поступивших на его вход 1 чисел, а на выходе 16 образуетс импульс, свидетельствующий о том, что очередной цикл суммировани закончен и устройство готово прин ть следующее число дл суммировани . Полный цикл накапливающего суммировани начинаетс от момента подачи импульса на вход 2 вычислительного устройства, при этом каждый раз по окончании суммировани на выходах 16 сигнала окончани устройства по вл етс сумма всех чисел, коды которых последовательно подаютс .на вход 1 устройства (сопровождающихс импульсом запуска , подаваемым на вход 3 устройства) по выбранному модулю Р дл данного полного цикла, код которого подаетс на входы 4 устройства. Приход следующего импульса на вход 2 устройства означает начало следующего полного цикла накапливающего суммировани , при этом может быть выбран любой другой модуль Р путем изменени его кодов на входе 4 или же оставлен предыдущий.

Технико-экономическа эффективность предлагаемого вычислительного устройства заключаетс в расширении его области применени за счет возможности выполнени накапливающего суммировани по заданному модулю Р.

Формул а изобретени

Вычислительное устройство по произвольному модулю, содержащее регистр пам ти , мультиплексор, вычитатель, схему сравнени , с первого по третий элементы

ИЛИ и регистр результата, причем вход задани модул устройства соединен с входом вычитаемого вычитател и с первым информационным входом схемы сравнени , выход Меньше которой соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом разрешени записи регистра результата, выход которого вл етс выходом результата устройства, вход запуска которого соединен с первым входом

первого элемента ИЛИ, выход которого соединен с входом разрешени записи регистра пам ти, вход обнулени которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с выходом Равно схемы сравнени , выход разности вычитател соединен с первым информационным входом мультиплексора, выход которого соединен с информационным входом регистра пам ти, отличающ е е с тем, что, с целью расширени области применени за счет выполнени накапливающего суммировани , оно содержит сумматор и формирователь импульсов, причем вход числа устройства соединен с

входом первого слагаемого сумматора, выход которого соединен с вторым информа- ционным входом мультиплексора, управл ющий вход которого соединен с вторыми входами первого и второго элемента

ИЛИ и выходом окончани вычитател , вход запуска которого соединен с выходом Больше схемы сравнени , вход разрешени которой соединен с выходом формировател импульсов, вход которого соединен

с входом запуска устройства, вход обнулени которого соединен с вторым входом третьего элемента ИЛИ, выход регистра пам ти соединен с информационным входом регистра результата, входом уменьшаемого

вычитател , входом второго слагаемого сумматора и вторым информационным входом схемы, сравнени , выход Равно которой соединен с третьим входом второго элемента ИЛИ, оыход которого вл етс выходом

сигнала окончани устройства.

Claims

5 Формула изобретения

Вычислительное устройство по произвольному модулю, содержащее регистр памяти, мультиплексор, вычитатель, схему сравнения, с первого по третий элементы 10 ИЛИ и регистр результата, причем вход задания модуля устройства соединен с входом вычитаемого вычитателя и с первым информационным входом схемы сравнения, выход Меньше которой соединен с первым вхо15 дом второго элемента ИЛИ, выход которого соединен с входом разрешения записи регистра результата, выход которого является выходом результата устройства, вход запуска которого соединен с первым входом 20 первого элемента ИЛИ, выход которого соединен с входом разрешения записи регистра памяти, вход обнуления которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с вы25 ходом Равно схемы сравнения, выход разности вычитателя соединен с первым информационным входом мультиплексора, выход которого соединен с информационным входом регистра памяти, о т л и ч а ю 30 щ е е с я тем, что, с целью расширения области применения за счет выполнения накапливающего суммирования, оно содержит сумматор и формирователь импульсов, причем вход числа устройства соединен с 35 входом первого слагаемого сумматора, выход которого соединен с вторым информационным входом мультиплексора, управляющий вход которого соединен с вторыми входами первого и второго элемента 40 ИЛИ и выходом окончания вычитателя, вход запуска которого соединен с выходом Больше схемы сравнения, вход разрешения которой соединен с выходом формирователя импульсов, вход которого соединен 45 с входом запуска устройства, вход обнуления которого соединен с вторым входом третьего элемента ИЛИ, выход регистра памяти соединен с информационным входом регистра результата, входом уменьшаемого 50 вычитателя, входом второго слагаемого Сумматора и вторым информационным входом схемы, сравнения, выход Равно которой соединен с третьим входом второго элемента ИЛИ, выход которого является выходом 55 сигнала окончания устройства.