SU1396281A1 - Устройство дл формировани остатка по произвольному модулю от числа - Google Patents
Устройство дл формировани остатка по произвольному модулю от числа Download PDFInfo
- Publication number
- SU1396281A1 SU1396281A1 SU864150879A SU4150879A SU1396281A1 SU 1396281 A1 SU1396281 A1 SU 1396281A1 SU 864150879 A SU864150879 A SU 864150879A SU 4150879 A SU4150879 A SU 4150879A SU 1396281 A1 SU1396281 A1 SU 1396281A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- elements
- register
- block
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
16
СО
со о:
Is5
С
Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах дл формировани элементов конечных полей.
Целью изобретени вл етс повышение быстродействи о
На чертеже изображена схема уст- ройства дл формировани остатка по произвольному модулю от числа
Устройство содержит вход 1 Начало вычислени устройства, формирователи 2 и 3 импульоов, блок 4 элементов ИЛИ, элементы ИЛИ 5 и 6, вход 7 модул устройства, вход 8 числа устройства, регистры 9 и 10, блоки 11 и 12 элементов И, блок 13 элементов ИЛИ, вычитатель 14, схему 15 сравнени , выход 16 результата устройства , выход 17 Конец вычислени устройства.
Принцип работы устройства дл формировани остатка по произвольному модулю от числа заключаетс в реализации следующей идеи приведени по модул м чисело
Из некоторого числа, поступающего на информационные входы устройства в параллельном двоичном коде, вычитаетс выбранный модуль до тех пор, пока остаток разности не станет меньше или равным модулю При этом равенство остатка модулю означает; тождественное равенство нулю числа
Устройство дл формировани остатка по произвольному модулю от числа работает следующим образом.
В исходном состо нии все регистры обнулены. Модуль, по которому осуществл етс формирование остатков чисел, задаетс параллельным двоич
Q
5 0
5
Q
0
5
В результате сравнени могут возникнуть следующие ситуации.
Числопо своему значению меньше модул , В этом 1 случае схема 15 сравнени выдает импульс по своему первому выходу, который поступает на первый вход элемента ИЛИ 6 и на вход разрешени записи регистра 9. На информационный вход регистра 9 в этот момент воздействует код числа с выходов блока 4 элементов ИЛИ В результате код числа оказываетс записанным в регистре 9 и поступает с его выходов на выход 16 устройства, а на вы-i ход 17 Конец вычислени поступает импульс с выхода элемента ИЛИ б
Число по своему значению численно равно модулю В этом случае схема 15 сравнени вьщает импульс по своему второму выходу, который обнул ет регистр , 9 и через элемент ИЛИ 6 поступает на выход Конец вычислени - - устройства. Число по своему значению численно больше модул , В этом случае схема 15 сравнени выдает импульс по своему третьему выходуj который поступает на вход формировател 2 импульсов и на вход разрешени вычи- тател 14. На вход вычитаемого вычи- тател 14 поступает значение модул с входа 7 устройства,а на вход уменьшаемого - значение числа через блок 11 элементов И и блок 13 элементов ИЛИ Значение разности с выхода вы- читател 14 под воздействием импульг- са, сформированного формирователем 2 импульсов, по фронту входного импульса записываетс в регистр 10 В этот момент времени заканчиваетс действие (длительно.сть) импульса, сформированного на входе 1 устройст- ва По срезу импульса, сформированного формирователем 2 импульсов.
ным кодом, подаваемым на вход 7 моду- дс формирователь 3 импульсов формирует
л устройства На вход 8 числа устройства поступает число в параллельном двоичном коде После подачи кодов числа и модул на входы устройства на вход 1 Начало вычислени подают им- пульС, который открывает блок 11 элементов И и, пройд через элемент ИЛИ 5, поступает на вход разрешени схемы 15 сравнени Код числа проходит через блок 11 элементов И и через блок 4 элементов ИЛИ на первый информационный Вход схемы 15 сравнени , на второй информационный вход которой с входа 7 поступает значение модул
50
55
импульс, которьй открывает блок 12 элементов И и поступает через элемент ИЛИ 5 на вход разрешени схемы 15 сравнени Код числа, записанный в регистр 10, через блок 12 элементов И и блок 4 элементов ИЛИ поступает на первый вход схемы 15 сравнени , на второй вход которой посту- пает с входа 7 код модул Под действием импульса с выхода элемента ИЛИ 5 схема 15 сравнени сравнивает- коды чисел, поступающие на его входы . В результате сравнени могут возникнуть три ситуации,, при кото0
5
импульс, которьй открывает блок 12 элементов И и поступает через элемент ИЛИ 5 на вход разрешени схемы 15 сравнени Код числа, записанный в регистр 10, через блок 12 элементов И и блок 4 элементов ИЛИ поступает на первый вход схемы 15 сравнени , на второй вход которой посту- пает с входа 7 код модул Под действием импульса с выхода элемента ИЛИ 5 схема 15 сравнени сравнивает- коды чисел, поступающие на его входы . В результате сравнени могут возникнуть три ситуации,, при которых схема 15 сравнени выдаст импульс в зависимости от результата сравнени на один из своих трех выходов . Далее работа устройства в зависимости от того, по какому из выходов схема 15 сравнени выдаст импульс, аналогична описанной„ Процесс вычислени остатка по модулю от числа будет продолжатьс до тех пор, пока полученное в результате вычитани число окажетс меньше или равно величине модул В результате на выходе 16 устройства окажетс остаток от числа по модулю, а на выходе 17 Конец вычислени - импульс, свидетельствующий о том,что остаток найден
изобретени
Устройство дл формировани остатка по произвольному модулю от числа, содержащее два блока элементов ИЛИ, два блока элементов И, вычитатель и первый регистр, причем вход модул устройства соединен с входом вычитаемого вычитател , вход числа устройства соединен с первым входом первого блока элементов И, выход которого соединен с первыми входами первого и второго блоков элементов ИЛИ, выход второго блока элементов И соединен с вторыми входами первого и второго блоков элементов ИЛИ, вход Начало вычислени устройства соединен с вторым входом первого блока элементов И, выход первого регистра вл етс выходом результата устройства, о тлич ающе е с тем, что.
5
5
5
0
с целью повышени быстродействи , в него введены второй регистр, два элемента ИЛИ, два формировател импульсов и схема сравнени , причем вход Начало вычислени устройства соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом разрешени схемы сравнени , выход Меньше которой соединен с входом разрешени записи первого регистра и с первым входом второго элемента ИЛИ, выход которого
вл етс выходом Конец вычислени устройства, выход Равно схемы . сравнени соединен с вторым входом второго элемента ИЛИ и с входом установки в О первого регистра, информационный вход которого соединен с выходом первого блока элементов ИЛИ и с первым инфог)мадионным входом схемы сравнени , второй информационный вход которой соединен с входом вычитаемого вьмитател , вход уменьшаемого и вькод разности которого соединены соответственно с выходом второго блока элементов ИЛИ и с информационным входом второго регистра , выход которого соединен с первым входом второго блока элементов И, ныход Больше схемы сравнени сое- динен с входом разрешени вычитател и через первый формирователь импульсов - с входом разрешени записи второго регистра и с входом второго формировател импульсов, выход которого соединен с вторым входом второго блока элементов И и с вторым входом первого элемента ИЛИ„
Claims (1)
- Формула изобретения 20Устройство для формирования остатка по произвольному модулю от числа, содержащее два блока элементов ИЛИ, два блока элементов И. вычитатель и первый регистр, причем вход модуля устройства соединен с входом вычитаемого вычитателя, вход числа устройства соединен с первым входом первого блока элементов И, выход которого соединен с первыми входами первого 30 и второго блоков элементов ИЛИ, выход второго блока элементов И соединен с вторыми входами первого и второго блоков элементов ИЛИ, вход Начало вычисления устройства соединен 35 с вторым входом первого блока элементов И, выход первого регистра является выходом результата устройства, отличающееся тем, что, с целью повышения быстродействия, в него введены второй регистр, два элемента ИЛИ, два формирователя импульсов и схема сравнения, причем вход Начало вычисления устройства соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом разрешения схемы сравнения, выход Меньше которой соединен с входом разрешения записи первого регистра и с первым входом второго элемента ИЛИ, выход которого является выходом Конец вычисления устройства, выход Равно схемы >. сравнения соединен с вторым входом второго элемента ИЛИ и с входом установки в 0 первого регистра, информационный вход которого соединен с выходом первого блока элементов ИЛИ и с первым информационным входом схемы сравнения, второй информационный вход которой соединен с входом вычитаемого вычитателя, вход уменьшаемого и выход разности которого соединены соответственно с выходом второго блока элементов ИЛИ и с информационным входом второго регистра, выход которого соединен с первым входом второго блока элементов И, выход Больше схемы сравнения сое- динен с входом разрешения вычитателя и через первый формирователь импульсов - с входом разрешения записи второго регистра и с входом второго формирователя импульсов, выход которого соединен с вторым входом второго блока элементов И и с вторым входом первого элемента ИЛИ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864150879A SU1396281A1 (ru) | 1986-11-24 | 1986-11-24 | Устройство дл формировани остатка по произвольному модулю от числа |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864150879A SU1396281A1 (ru) | 1986-11-24 | 1986-11-24 | Устройство дл формировани остатка по произвольному модулю от числа |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1396281A1 true SU1396281A1 (ru) | 1988-05-15 |
Family
ID=21268918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864150879A SU1396281A1 (ru) | 1986-11-24 | 1986-11-24 | Устройство дл формировани остатка по произвольному модулю от числа |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1396281A1 (ru) |
-
1986
- 1986-11-24 SU SU864150879A patent/SU1396281A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССТ № 1105895, KJTo G 06 F 11/08, 1983, Авторское свидетельство СССР №1185339, кл« G 06 F 11/08, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1396281A1 (ru) | Устройство дл формировани остатка по произвольному модулю от числа | |
RU2007032C1 (ru) | Устройство для формирования элементов мультипликативных групп полей галуа gf (p) | |
SU1633495A1 (ru) | Устройство дл формировани остатка по произвольному модулю от числа | |
SU1347162A1 (ru) | Генератор импульсной последовательности | |
SU498644A1 (ru) | Устройство дл цифровой записи | |
SU1689969A1 (ru) | Многоканальное устройство дл вычислени инвертированной модульной функции взаимокоррел ции | |
SU1218470A1 (ru) | Устройство дл преобразовани кодов | |
SU1765896A1 (ru) | Устройство дл формировани остатка по произвольному модулю от числа | |
SU1658388A1 (ru) | Устройство дл формировани остатка по произвольному модулю от числа | |
SU378854A1 (ru) | Цифровой датчик нормально распределенных чисел | |
SU902248A1 (ru) | Устройство дл преобразовани интервала времени в цифровой код | |
SU868700A1 (ru) | Цифрова след ща система | |
SU1737442A1 (ru) | Вычислительное устройство по произвольному модулю | |
SU1757106A2 (ru) | Преобразователь чисел из кода системы счислени в остаточных классах в двоичный код | |
SU1658391A1 (ru) | Преобразователь последовательного кода в параллельный | |
RU2007038C1 (ru) | Устройство для формирования индексов элементов мультипликативных групп полей галуа gf (p) | |
SU1432783A1 (ru) | Устройство дл формировани остатка по произвольному модулю от числа | |
SU667966A1 (ru) | Устройство дл сравнени чисел | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1734212A1 (ru) | Устройство дл вычислени остатка по модулю 2 @ +1 | |
SU1251071A1 (ru) | Генератор последовательности случайных чисел | |
SU1665387A1 (ru) | Устройство дл вычислени интервальной коррел ционной функции | |
SU653743A1 (ru) | Устройство декодировани | |
SU1410056A1 (ru) | Устройство дл перебора перестановок | |
SU1317661A1 (ru) | Устройство дл приема и преобразовани двоичного равновесного кода |