SU1446623A1

SU1446623A1 - Устройство дл контрол принимаемой информации

Info

Publication number: SU1446623A1
Application number: SU874261763A
Authority: SU
Inventors: Николай Васильевич Беда; Олег Владимирович Ткаченко; Валерий Васильевич Павличенко
Original assignee: Серпуховское высшее военное командно-инженерное училище ракетных войск им.Ленинского комсомола
Priority date: 1987-06-15
Filing date: 1987-06-15
Publication date: 1988-12-23

Abstract

изобретение относитс к области автоматики и вычислительной техники и может быть использовано в системе контрол передаваемой информации в цифровых управл ющих комплексах.Цель изобретени - повышение достоверности устройства. Устройство содержит передающие регистры 1, приемные регистры 2, первую, вторую, третью и четвертую группы 3-6 блоков свертки по модулю два, преобразователь 7 кодов, первую и вторую группы В 9 инверторов, первый и второй руммато- ры 10, 11 по модулю два, управл ющий вход 12 и выходы 13 устрсйства 2 з.п. ф-ль, 3 ил.

Description

f./

Изобретение относитс к автоматике и вычислительной технике и может быть испохсьзовано в системе контрол передаваемой информации в цифровых управл ющих комплексах.

Цель игюбретёни - улучшение контролепригодности устройства

На фиг.|1 изображена структурна схема устройства дл контрол принимаемой информации; на фиг.2 - структурна схема преобразовател , на фиГоЗ - функциональна схема блока сжати о

Устройство (фигИ) содержит передающие регистры 15 приемные регистры 2, первуЮ; вторую, третью и четвертую группы 3-6 блоков свертки по модулю два5 преобразователь 7 кодов, первую и вторую группы 8 и 9 инверторов , первый и второй сумматоры 10 и 11 по модулю два управлшоа БКОД 12 и вьпсод 13 устройства.

Преобразователь кодов (фиг,2) содержит последовательно соединенные блоки 14 сжати 5 также показаны вхо- ДЬ1 15 и 16 и выхо.цы 17. преобразовател кодов

Блок сжати () содержит 3v4e менты И IS -ZI и элементы ШШ 22 и 23

Устройство работает следующим образом .

Перед выполнением тгредписанных задач осуществл ютс тестовые проверки устройства с целью определени его работоспособности. На его входы подаетс множество Т наборов двоичных тестовых сигналов которые ; обеспечиЕ;ают тестирование устройст- ва при наличии одиночных константных неисправностей в его структуре.

В случае отсутстви неисправности в структуре устройства при подаче Ц- Т входам преобразовател 7 предъ вл етс набор сигналов дву- проводного кода К из 2К, на его выходах 13 устанавлиззаотс значени сигналов в коде один из двух, т.е„ 01 или 10, Указанные зна.чени сигналов на выходах 13 говор т о положительном результате проверки.

Бели неисправность имеетс во внутренних узлах устройстваs то при ее про влении на соответствующем наборе сигналов входа1(г преобразовател 7 предъ вл етс набор сигналов, не принадлежащий двупроводиo зy коду К из 2 К % на его вьжодах устанавливаютс значени сигналов 00 или

0

5

0

5

0

5

0

5

11. Эти значени сигналов на входах преобразовател 7 говор т об отрицательном результате проверки устройства.

Если неисправность имеетс в преобразователе 7, то при ее посто нном про влении на выходах 13 также устанавливаютс значени сигналов 00 или что сигнализирует об отказе устройства.

При контроле правильности передаваемой информации устройство работает следующим образом.

Блоки свертки по модулю два 3 и 4 формируют контрольные сигналы дл информации передающих регистров 1, которые через инверторы 8 и 9 подаютс на первые входы преобразовател 7, Информаци передающих регистров 1 после передачи по каналу св зи принимаетс приемными регистрами 2.

Блоки свертки по модулю два 5 и 6 формируют контрольные сигналы дл прин той регистрами 2 информации. Значени сформированных контрольных сигналов подаютс на вторые входы преобразовател 7.

В случае отсутстви ошибок в прин той в регистры 2 информации входам преобразовател 7 предъ вл ютс сиг налы двупроводного кода К из 2 К на его выходах 13 по вл ютс комбинации сигналов 01 или 10, сигнализиру об отсутствии ощибок в прин той информации.

В случае наличи ошибок в, прин той в регистр 2 информации (допускаютс ошибки кратности 1, 2) входом преобразовател 7 предъ вл ютс сигналы , не принадлежащие коду К из 2 К, и на его выходах 13 устанавливаютс комбинации сигналов 00 или 11, что свидетельствует об ошибке в прин той информации.

- Управл ющий вход 12 служит дл задани режимов работы устройства, обеспечива работу сумматоров 10 и 11 как инверторов при тестовых проверках устройства и как повторителей при ра боте в режиме контрол принимаемой информации.

Claims

Формулаиз обретени

1 Устройство дл контрол принимаемой информации, содержащее пт-р аз- р дных (п, m 1, N) передающих регистров , выходы m разр дов каждого

из которых соединены с входами одно- йменньк разр дов соответствующего празр дного приемного регистра, выходы одноименных разр дов п-передаю- щик регистров соединены с входами соответсгвующих m блоков свертки по модулю два первой группы, п блоков свертки по модулю два второй группы, п входов каждого из которых, кроме первого входи первого блока свертки по модулю два, соединены с одноименными выходами соответствующих п передающих регистров, выходы m разр дов каждого из приемных регистров,, кроме первого разр да первого регистра , соединены с одноименными входами соответствующих п блоков свертки по модулю два третьей группы, входы одноименных разр дов п приемных регистров соединены с соответствующими входами одноименных m блоков свертки по модулю два четвертой группы, отличающеес тем что, с целью повышени достоверности устройства, в него, введены преобразователь кода, сумматоры по модулю два, rpynnt; инверторов, выходы блоков- свертки по модулю два первой и второй групп соединены с входами соответствующих инверторов первой и второй групп соответственно, выходы которых соединены с соответствующими первыми и вторыми входами преобразовател кодов соответственно, выходы которого вл ютс ш 1ходами уст- ройстйд, вькоды первых разр дов первого передающего регистра и первого приемного регистра соединены с первыми входами соответственно первого и второго сумматоров по модулю два, вькоды которых соединены с первыми входами первых блоков

5

0

свертки по модулю два второй и третьей групп соответственно, выходы которых соединены с соответствующими третьими и четвертыми входами преобразовател , вторые входь сумматоров по модулю два объединены и вл ютс управл ющими входами устройства .
2.Устройство по п. 1, о т л и- чающеес тем, что преобразователь кодов содержит (К-1), К 1,N, блоков сжати , выходы блоков сжати , кроме последнего, соединены с первыми и вторыми входами соответственно последующего блока сжати , выходь последнего блока сжати вл ютс выходами преобразовател кодов, третьи входы всех блоков сжати и первый вход первого блока сжати - соответствующими первыми и вторыми входами преобразовател кодов, четвертые входы всех блоков сжати

и второй вход первого блока сжати 5 вл ютс соответств тощими третьими и четвертыми входами преобразовател кодов.
3.Устройство по п. 2, о т л и - чающеес тем, что блок сжати содержит элемент ИЛИ и элементы И, первые входы первого и второго, третьего и четвертого, вторые входы первого и третьего, второго и. четвертого элементов И соответственно соединены и вл ютс соответственно первым , вторым, третьим и четвертым входами блока сжати , выходы первого и третьего, второго и четвертого элементов И соединены с соответствующими входами первого и второго элементов ИЛИ соответственно, выходы которых вл ютс соответствующими выходами блока сжати .

0

5

0

/4

/4

15

«

Фиг. 2.

/4

J2 17

i6

п

Фи&З