SU576573A1 - Устройство дл передачи дискретных сигналов - Google Patents

Description

ло которых зависит от рассто ни  между приемным и передающим цифровыми вычислительными блоками 1 и 3. Выходы одноименных усилителей 4 всех каиалов подключены ко входам соответствующего элемента PI 5, выход которого св зан с единичным входом соответствующего триггера 6. Нулевой вход каждого триггера 6 и выход соединены с приемным цифровым вычислительным блоком.

Устройство дл  передачи дискретных сигналов работает следующим образом.

Информаци  с передающего цифрового вычислительного блока 1 по многоканальной линии 2 св зи в иоследовательно иараллельиом коде иоступает в приемный цифровой вычислительный блок 3. Так как передающий и приемный цифровые вычислительные блоки 1 и 3 могут быть удалены друг от друга на значительное рассто ние, а при нередаче информации происходит затухание сигналов, то в каждом канале линии св зи имеетс  к иромежуточиых усилителей 4.

Предположим, что в системе произощел отказ типа «устойчивый О в од,ном из каиалов линии св зи.

Номер неисправного канала н впд неиснравности («устойчивый О или «устойчива  1) определ етс  с помощью блоков 1 и 3, между которыми организована св зь, путем посылки тестовых комбипаций, вырабатываемых передающим блоком 1. Так, при отказе типа «устойчпвый О, в лииию св зи посылаетс  комбинаци  И... 11, где число единиц равно числу каналов.

После определени  иеисправного канала и типа ненсправности определ етс  место, в котором произошел отказ, дл  чего в линию 2 св зи передающим цифровым вычислительным устройством 1 посылаетс  друга  тестова  комбинаци .

В случае отказа типа «устойчивый О, но лииин св зи спова проходит тестова  комбинаци  11... И.

Предположим, что неисправен второй усилитель 4 в первом канале, тогда при посылке в липию 2 св зи комбинации И... И на выходе этого усилител , а следовательио, н на выходах всех последующих усилителей этого канала будет присутствовать сигнал «О, что приведет к тому, что на выходе только первого элемента И 5, входы которого св заны с первыми усилител ми всех каналов, будет присутствовать сигнал «1, и следовательно, на приемный цифровой вычислительный блок 3 с выходов к триггеров 6 будет поступать сигнал 1 00„, 00.

Комбинаци  100... 00 на выходе триггеров б свидетельствует об отказе второго усилител .

Аналогично при отказе, допустим, четвер того усилител  4 на вход приемного цифрового вычислительного блока 3 е выходов триггеров будет поступать комбинаци  11100... 0. В случае отказа в одном из каналов линии св зи типа «устойчива  1, после определени  номера иеисправного канала, в него от передающего цифрового вычислительного блока 1 поступает сигнал «О, а в остальные каналы снгпал «1. Тогда при отказе, напимер, второго усилител  4 в первом канале липни св зи, па выходе первого триггера 6 будет присутствовать сигнал «О, а на всех остальных сигнал «1, т. е. в ириемный цифровой вычислительный блок 3 будет поступать комбинаци  ОНИ... 1, а цри выходе, например, четвертого усилител  - комбинаци  00011... 11.

Таким образом, блок 3, анализиру  поступивщую комбинацию с выходов триггеров 6, определ ет неисправный участок линии 2 св зп .

После определепи  неисправного участка триггеры 6 сигналом с блока 3 устаиавливаютс  в исходное состо ние.

Конструктивно соответствующа  схема И 5, триггер 6 и одноименные усилители 4 всех каналов лииии св зи 2 могут быть размещены в одном блоке.

Такнм образом, простота и малое врем  определени  места иеисправпости в многоканальной лииии св зи обеспечивает повышение достоверности передачи данных.

Claims (2)

1.Дворников И. П., Мартынов А. А. Диагностические нроверки линий св зи ЭВМ

БЭСМ 6 и ЭВМ М-6000, сб. тезисов докладов 111 Всесоюзного совещани  по технической диагностики, М., «Наука, 1975, с. 106.

2.Патент Франции № 2122213, кл. G 08С 25/00, 1970.