SU1367043A1 - Ячейка пам ти - Google Patents
Ячейка пам ти Download PDFInfo
- Publication number
- SU1367043A1 SU1367043A1 SU853962725A SU3962725A SU1367043A1 SU 1367043 A1 SU1367043 A1 SU 1367043A1 SU 853962725 A SU853962725 A SU 853962725A SU 3962725 A SU3962725 A SU 3962725A SU 1367043 A1 SU1367043 A1 SU 1367043A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- key
- input
- memory cell
- information
- memory
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Abstract
Изобретение относитс к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано дл создани полупроводниковых устройств сбора, предварительной обработки и передачи цифровой и аналоговой информации. Цель изобретени - расширение области применени чейки пам ти за счет запоминани аналоговой информации - достигаетс тем, что в чейку пам ти, содержащую элемент пам ти, адресньй ключ, введены ключи считывани и .стирани и накопительный элемент на конденсаторе. Это позволило запоминать не только цифровую,.но и анало- говзто информацию. 4 ил. с S (Л
Description
О5 vj
О
jO
Изобретение относитс к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано дл создани полупроводниковых устройств сбора, предварительной обработки и передачи цифровой аналоговой информации.
Целью изобретени вл етс расширение области применени чейки пам ти за счет обеспечени запоминани аналоговой информации.
На фиг.1 приведена функциональна - схема предложенной чейки пам тиJ на фиг.2-4 - временные диаграммы, по сн ющие ее работу.
Ячейка пам ти содержит элемент 1 пам ти, ключ 2 стирани , ключ 3 счи20
30
35
тывани , адресньй ключ 4, накопитель- ньш элемент на конденсаторе 5, шину 6 нулевого потенциала, информационный вход-выход 7, вход 8 записи-считывани , вход 9 разрешени записи, вход 10 сброса, вход 11 разрешени считывани , вход 12 управлени накоплением .
Ячейка пам ти вьшолнена на МДП- транзисторах.
Предложенна чейка пам ти работает следующим образом.
Рассмотрим режимы работы чейки пам ти с учетом, что ключи чейки пам ти представл ют собой МОП-транзисторы с индуцированным каналом, накопительный элемент - МДП-конденс-атор, а элемент пам ти - МОП-транзиетор с плавающим затвором и областью туннельного переноса зар дов.
В режиме слежени за изменением входной информации потенциал от внешнего устройства поступает на инфор- мационньш вход 7 и через открытьй адресньй ключ 4 - на накопительньй элемент 5 и зар жает его.
В режиме записи информации записы- . ваемый потенциал подаетс на информа- ционньй вход 7 адресного ключа 4. В момент записи адресньй ключ 4 открываетс и происходит зар д накопительного элемента 5. При этом величина зар да, накопленного на МДП-канден- саторе элемента 5, зависит от напр жени на информационном входе 7 ад- ресного ключа 4. После зар да конденсатора элемента 3 адресньй ключ 4 закрьшаетс , открьтаетс ключ 2, а на вход записи-считьтани элемента 1 подаетс импульс записи. Процесс записи заканчиваетс , как только весь
25
40
50
55
20
30
35
. зар д МДП-конденсатора 5 перетечет на плавающий затвор транзистора элемента 1 .. После записи ключ 2 закрываетс . Ключ 3 считьшани в режиме записи остаетс всегда закрытым. Временные диаграммы рассмотренного режима приведены на фиг. 2.
Б режиме стирани и нформации от1Q крываютс адресный ключ 4, ключ 2, . на информационньй вход 7 адресного ключа 4 и на вход 8 :подаютс импульсы стирани . Ключ 3 в режиме стирани информации остаетс закрытым.
г Временные диаграммы данного режима приведены на фиг. 3.
В режиме считывани информации открываютс адресньй ключ 4 и ключ 3, на вход 8 подаётс напр жение считывани , а на информационньй вход 7 адресного ключа 4 - напр жение пита- ни . Уровень выходного напр жени , ,снимаемого с информационного входа- выхода 7, зависит от порогового нап25 р жени элемента 1, т.е. от величины записанного на плавающий затвор зар да его транзистора. Временные диаграммы данного режима приведены на фиг. 4.
Режим Невыбор расмматриваетс в. случае, если чейки объединены в строку. Режим обеспечиваетс закрытием адресного ключа 4.
В таблице показаны уровни напр жени на элементах чейки пам ти в различных режимах.
Эффективность изобретени заключаетс в том, что представл етс возможность построени полупроводниковых устройства дл хранени и обработки аналоговых сигналов без приме-п нени .цифроаналоговых преобразователей . Это позвол ет создавать аналоговые устройства в интегральном исполнении .
40
Claims (1)
- Формула изобретени Ячейка пам ти, содержаща адресньй ключ, информационный вход которого вл етс информационным входом-выходом чейки пам ти, элемент пам ти, вход записи-считьюани которого вл етс входом записи-считьтани чейки пам ти, вывод элемента пам ти,.под ключей к шине нулевого потенциала чейки пам ти, управл ющий вход адресного ключа вл етс входом разрешени записи-считывани чейки пам ти, о т- л и ч а ю щ а с тем, что, с31. целью расширени области применени чейки пам ти за счет запоминани аналоговых сигналов, в нее введены ключ считывани , ключ стирани и на- колительньй элемент на конденсаторе, перва обкладка которого лвл етс входом управлени накоплени чейки пам ти, втора обкладка конденсатора соединена с выходами адресного клю67043ча, ключа стирани и ключа считьша- ни , информационные входы ключа сти- .рани и ключа считьшани соединены соответственно с выходами элемента пам ти, управл ющий вход сброса ключа стирани вл етс входом сброса чейки пам ти, управл ющий вХод ключа считывани вл етс входом разре- 10 шени считывани чейки пам ти.СлежениеЗапись информацииСтирание информацииСчитывание информацииНевыборО ОБ1 ОО 131 ОО 5ВО 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853962725A SU1367043A1 (ru) | 1985-10-09 | 1985-10-09 | Ячейка пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853962725A SU1367043A1 (ru) | 1985-10-09 | 1985-10-09 | Ячейка пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1367043A1 true SU1367043A1 (ru) | 1988-01-15 |
Family
ID=21200522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853962725A SU1367043A1 (ru) | 1985-10-09 | 1985-10-09 | Ячейка пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1367043A1 (ru) |
-
1985
- 1985-10-09 SU SU853962725A patent/SU1367043A1/ru active
Non-Patent Citations (1)
Title |
---|
Разработка элементной базы БИС ППЗУ информационной емкостью 16 кб с электрической смендй.информдции на МДП-транэисторах с плавающим затвором: Отчет о HPIP. Киев, 1982; HP Гос. регистраци Ф 15236. Патент US № 4203158, кл. 365-185, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0049990A2 (en) | Folded bit line-shared sense amplifiers | |
SU654197A3 (ru) | Полупроводниковое запоминающее устройство | |
DE68923487T2 (de) | Elektronischer Speicher. | |
ATE111632T1 (de) | Anordnung mit selbstverstärkenden dynamischen mos-transistorspeicherzellen. | |
SU1367043A1 (ru) | Ячейка пам ти | |
JP3156966B2 (ja) | 不揮発性半導体メモリ装置 | |
EP0809256A2 (en) | Method and circuit for linearized reading of analog floating gate storage cell | |
KR20010030237A (ko) | 강유전체 메모리 장치 | |
JPH06302197A (ja) | シリアル情報処理するためのmosメモリ | |
JPS58128090A (ja) | ダイナミツクicメモリ | |
SU574773A1 (ru) | Устройство дл записи-считывани | |
JPH05101683A (ja) | 不揮発性半導体記憶装置 | |
SU1275545A1 (ru) | Ячейка пам ти | |
SU940238A1 (ru) | Накопитель дл запоминающего устройства | |
SU631988A1 (ru) | Квазистатическа чейка пам ти | |
SU488258A1 (ru) | Динамическа чейка пам ти | |
SU767834A1 (ru) | Устройство дл считывани информации из матричного накопител | |
SU767839A1 (ru) | Многоустойчивый динамический запоминающий элемент | |
SU533988A1 (ru) | Ячейка пам ти на мдп-транзисторах | |
SU523454A1 (ru) | Динамическа чейка пам ти | |
SU570920A1 (ru) | Запоминающее устройство с перезаписью информации | |
SU326641A1 (ru) | Ячейка памяти на моп-транзисторах | |
SU1161989A1 (ru) | Ячейка пам ти дл ОЗУ с энергонезависимым хранением информации (ее варианты) | |
JPS6050697A (ja) | 半導体集積回路 | |
SU903980A1 (ru) | Запоминающий элемент |