SU631988A1 - Квазистатическа чейка пам ти - Google Patents

Квазистатическа чейка пам ти

Info

Publication number
SU631988A1
SU631988A1 SU762363319A SU2363319A SU631988A1 SU 631988 A1 SU631988 A1 SU 631988A1 SU 762363319 A SU762363319 A SU 762363319A SU 2363319 A SU2363319 A SU 2363319A SU 631988 A1 SU631988 A1 SU 631988A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
information
quasistatic
storage cell
cell
Prior art date
Application number
SU762363319A
Other languages
English (en)
Inventor
Юрий Александрович Аверкин
Виталий Дмитриевич Костюк
Владимир Павлович Сидоренко
Владимир Николаевич Смирнов
Юрий Петрович Троценко
Валерий Петрович Чекалкин
Николай Иванович Хцынский
Юрий Анатольевич Юхименко
Original Assignee
Предприятие П/Я Х-5737
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5737 filed Critical Предприятие П/Я Х-5737
Priority to SU762363319A priority Critical patent/SU631988A1/ru
Application granted granted Critical
Publication of SU631988A1 publication Critical patent/SU631988A1/ru

Links

Landscapes

  • Static Random-Access Memory (AREA)

Description

Изобретение относитс  к вычислител ной технике, в частности к запоминающим устройствам. Известна «сва зистатическа   чейка пам ти, выполненна  на трех МДП-транзисторах fll . Эта  чейка занимает большую плошадь на подложке и имеет низкое быстродействие. Наиболее близким техническим решеивем к предложенному  вл етс  квази статическа   чейка пам ти, содержаща  транзисторы записи и считывани , стоки которых подключены к первой шине выборки , затворы - ко второй шике выбор Исток транзистора записи подключен к затвсфу информационного транзистора, исток которого соединен с шиной питани , а сток - с истоком транзистора считывани  J . Эта  чейка также имеет низкое быстродействие из-за необходимости периодической регенерации информации. Цель изобретени  - повышение быстр действи   чейки пам ти. Указанна  цель достигаетс  тем, что  чейка содержит транзистор регенерации и шину импульсного питани , причем исток транзистора регенерации соединен со стоком информационного транзистх ра, сток - с истоком транзистора записи, а затвор - с шиной импульсного питани . На чертеже представлена принципиальна  схема 5гчейки пам ти. Ячейка содержит транзистор записи 1, транзистор считывани  2, шины выборки 3, 4, информационный транзистор 5, транзистор регенерации 6, шнну питани  7, шину 8 импульсного питани . Транзистор регенерации 6 имеет два уровн  порогового напр жени  вдзль линии канала. Более высокое значение порогового иапр жени , чем у остальных транзисторов, имеет также транзистор записи 1. Часть  чейки пам ти, включающа  в себ  информационный транзистор 5 и транзистор регенерации 6, при наличии питающих напр жений, приложенных к шинам 7, 8| обеспечивает поцдержанне
двух устойчивых состо ний «(отенциапа затворе внформаавоннс|о транзисто.)а 5 нл , что чх же самое, а Ьрегенерапию затгасйиной информации.-,
Устройство работает следующим образом . Запись информап н в  чейку осуществл етс  путем поаачи соответс-геукушмх сигналов на шины выборки 3 н 4. При этом аар жаетс  емкость затвори, информационного транзистора 5 примерно до напр жени  на шине выборки 4, т.е записьюаетс  логический нуль и ецнница.
Считывание информации производитс  на шину выборки 4 при подаче на шину выборки 3 сигнала с амплитудой, меньшей амплитудь порогового напр жени  транзистора записи 1. Если в  чейке звписана логическа  единица, то иифр()мационный транзистор 5 открыт и происходит зар дка шины выборки 4, в случае логического нул  - на выходе сохран етс  нулевой потенпиал. В силу того что считывание произвоовтс  не непосредствено с запоминающей емкости затвора ийформацнонного транзистора 5, а косвенно записанна  информаци  при этом не разрушаетс .
Описанна   чейка пам ти  вл етс   чейкой квазнстатвческого типа, обладающей способностью хранени  и перезаписи двух устойчивых состо ний и неразрушающего считывани  информации. При большем быстродействии, чем у известны  чеек, в ней сохран етс  минимальное число шин выборки, что позвол ет строит на ее основе матрицы ОЗУ большой информационной емкости.

Claims (2)

1.Авторское свидетельство СССР
№ 395900. кл. Q 11 С 11/4О, 08.О1.74
2.Патент США № 3,7О6.О79, кл.340-173- R, 12.12.72.
1
S
зг
t
SU762363319A 1976-05-17 1976-05-17 Квазистатическа чейка пам ти SU631988A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762363319A SU631988A1 (ru) 1976-05-17 1976-05-17 Квазистатическа чейка пам ти

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762363319A SU631988A1 (ru) 1976-05-17 1976-05-17 Квазистатическа чейка пам ти

Publications (1)

Publication Number Publication Date
SU631988A1 true SU631988A1 (ru) 1978-11-05

Family

ID=20662428

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762363319A SU631988A1 (ru) 1976-05-17 1976-05-17 Квазистатическа чейка пам ти

Country Status (1)

Country Link
SU (1) SU631988A1 (ru)

Similar Documents

Publication Publication Date Title
US5424975A (en) Reference circuit for a non-volatile ferroelectric memory
GB1530113A (en) Matrix memory including an array of alterable threshold semiconductor storage elements
CA1252564A (en) Dynamic memory with increased data retention time
US4338679A (en) Row driver circuit for semiconductor memory
KR860003604A (ko) 반도체 메모리 장치
KR910008734A (ko) 불휘발성 메모리
KR880006698A (ko) 씨모오스 반도체 메모리장치의 입출력 회로
SU631988A1 (ru) Квазистатическа чейка пам ти
US3936810A (en) Sense line balancing circuit
SU681455A1 (ru) Ячейка пам ти
JPS6074578A (ja) 不揮発性半導体メモリ装置
SU523454A1 (ru) Динамическа чейка пам ти
SU574773A1 (ru) Устройство дл записи-считывани
SU488258A1 (ru) Динамическа чейка пам ти
Cricchi et al. Nonvolatile block-oriented RAM
JP2678010B2 (ja) ランダムアクセスメモリ
JPH041434B2 (ru)
SU767839A1 (ru) Многоустойчивый динамический запоминающий элемент
SU903981A1 (ru) Запоминающее устройство
SU570920A1 (ru) Запоминающее устройство с перезаписью информации
SU661608A1 (ru) Оптоэлектронный элемент пам ти
SU1367043A1 (ru) Ячейка пам ти
SU649035A1 (ru) Программируемый элемент пам ти
SU488259A1 (ru) Динамическа чейка пам ти
SU1275545A1 (ru) Ячейка пам ти