SU631988A1

SU631988A1 - Квазистатическа чейка пам ти

Info

Publication number: SU631988A1
Application number: SU762363319A
Authority: SU
Inventors: Юрий Александрович Аверкин; Виталий Дмитриевич Костюк; Владимир Павлович Сидоренко; Владимир Николаевич Смирнов; Юрий Петрович Троценко; Валерий Петрович Чекалкин; Николай Иванович Хцынский; Юрий Анатольевич Юхименко
Original assignee: Предприятие П/Я Х-5737
Priority date: 1976-05-17
Filing date: 1976-05-17
Publication date: 1978-11-05

Description

Изобретение относитс к вычислител ной технике, в частности к запоминающим устройствам. Известна «сва зистатическа чейка пам ти, выполненна на трех МДП-транзисторах fll . Эта чейка занимает большую плошадь на подложке и имеет низкое быстродействие. Наиболее близким техническим решеивем к предложенному вл етс квази статическа чейка пам ти, содержаща транзисторы записи и считывани , стоки которых подключены к первой шине выборки , затворы - ко второй шике выбор Исток транзистора записи подключен к затвсфу информационного транзистора, исток которого соединен с шиной питани , а сток - с истоком транзистора считывани J . Эта чейка также имеет низкое быстродействие из-за необходимости периодической регенерации информации. Цель изобретени - повышение быстр действи чейки пам ти. Указанна цель достигаетс тем, что чейка содержит транзистор регенерации и шину импульсного питани , причем исток транзистора регенерации соединен со стоком информационного транзистх ра, сток - с истоком транзистора записи, а затвор - с шиной импульсного питани . На чертеже представлена принципиальна схема 5гчейки пам ти. Ячейка содержит транзистор записи 1, транзистор считывани 2, шины выборки 3, 4, информационный транзистор 5, транзистор регенерации 6, шнну питани 7, шину 8 импульсного питани . Транзистор регенерации 6 имеет два уровн порогового напр жени вдзль линии канала. Более высокое значение порогового иапр жени , чем у остальных транзисторов, имеет также транзистор записи 1. Часть чейки пам ти, включающа в себ информационный транзистор 5 и транзистор регенерации 6, при наличии питающих напр жений, приложенных к шинам 7, 8| обеспечивает поцдержанне

двух устойчивых состо ний «(отенциапа затворе внформаавоннс|о транзисто.)а 5 нл , что чх же самое, а Ьрегенерапию затгасйиной информации.-,

Устройство работает следующим образом . Запись информап н в чейку осуществл етс путем поаачи соответс-геукушмх сигналов на шины выборки 3 н 4. При этом аар жаетс емкость затвори, информационного транзистора 5 примерно до напр жени на шине выборки 4, т.е записьюаетс логический нуль и ецнница.

Считывание информации производитс на шину выборки 4 при подаче на шину выборки 3 сигнала с амплитудой, меньшей амплитудь порогового напр жени транзистора записи 1. Если в чейке звписана логическа единица, то иифр()мационный транзистор 5 открыт и происходит зар дка шины выборки 4, в случае логического нул - на выходе сохран етс нулевой потенпиал. В силу того что считывание произвоовтс не непосредствено с запоминающей емкости затвора ийформацнонного транзистора 5, а косвенно записанна информаци при этом не разрушаетс .

Описанна чейка пам ти вл етс чейкой квазнстатвческого типа, обладающей способностью хранени и перезаписи двух устойчивых состо ний и неразрушающего считывани информации. При большем быстродействии, чем у известны чеек, в ней сохран етс минимальное число шин выборки, что позвол ет строит на ее основе матрицы ОЗУ большой информационной емкости.

Claims

1.Авторское свидетельство СССР

№ 395900. кл. Q 11 С 11/4О, 08.О1.74

2.Патент США № 3,7О6.О79, кл.340-173- R, 12.12.72.

1

S

зг

t