SU574773A1

SU574773A1 - Устройство дл записи-считывани

Info

Publication number: SU574773A1
Application number: SU7602354559A
Authority: SU
Inventors: Станислав Алексеевич Еремин; Анатолий Иванович Стоянов; Владимир Алексеевич Сухоруков; Василий Сергеевич Хорошунов; Борис Леонтьевич Толстых
Original assignee: Предприятие П/Я Р-6644
Priority date: 1976-04-28
Filing date: 1976-04-28
Publication date: 1977-09-30

Description

к шине считывани , а выход - подключен к затвору третьего транзистора считывани , сток которого подключен к стоку первого транзистора считывани , а исток - к истоку первого транзистора считывани .

На чертеже представлена принципиальна схема нредлагаемого устройства дл записи - считывани .

В устройстве вход усилител 1 считывани соединен со стоками второго транзистора 2 считывани и первого входного транзистора 3, исток которого объединен с истоком второго входного транзистора 4. Затвор транзистора 3 объединен с затвором транзистора 5 записи и подключен к шине 6 записи и ко второму входу элемента ИЛИ-НЕ 7. Затвор транзистора 4 соединен с затвором второго выходного транзистора. Сток транзистора 5 подключен к выходу усилител 1 считывани и к затвору первого выходного транзистора 8. Исток транзистора 9 объединен со стоком транзистора 8, исток которого св зан с шиной 10 нулевого нотенциала. К первому входу элемента ИЛИ-НЕ 7 подключен один вывод элемента 11 задержки, другой вывод которого подключен к объединенным затворам второго транзистора 2 считывани и первого транзистора 12 считывани и к шине 13 считывани . Истоки транзисторов 2 и 12 также объединены и подключены к адресной шине 14, к которой также подключены исток транзистора 5 записи и исток третьего транзистора 15 считывани . Затвор транзистора 15 св зан с выходом элемента Р1ЛИ-НЕ 7, а сток объединен со стоком первого транзистора 12 считывани и подключен к шине источника 16 питани . Сток транзистора 4 св зан со входной информационной шиной 17, а затвор - с шиной 18 выбора. Сток транзистора 8 подключен к выходной информационной шине 19.

Устройство работает в режимах записи и считывани .

В режиме записи на шине 6 записи формируетс логическа «1, а на шине 13 считывани - уровень логического «О. При этом открываютс транзисторы 5 записи и входные транзисторы 3 и 4. Записываема информаци с входной информационной шины 17 поступает на вход усилител 1 считывани , иивертирЗетс и выдаетс на адресную шину 14.

В режиме считывани на шине 13 считывани формируетс уровень логической «1, а на шине 6 управлени записью - уровень логического «О. Нри этом открываютс транзисторы 2 и 12 считывани и транзистор 15, управл емый по затвору с выхода элемента ИЛИ-НЕ 7, за счет чего обеспечиваетс быстрый зар д емкости адресной шины 14.

Через интервал времени, определ емый посто нной времени элемента 11 задержки, на выходе элемента ИЛИ-НЕ 7 формируетс уровень логического «О, и транзистор 15 закрываетс . После запирани транзистора 15 уровень напр жени на входе усилител 1 считывани поддерживаетс с иомошью транзистора 12 считывани , инвертируетс усилителем и выводитс на выходную информационную

шину 19 с помош;ью выходных транзисторов

8 и 9.

Вывод информации возможен только в том случае, если на шиие 18 выбора сформирован уровень логической «1.

Как видно из вышеизложенного, быстродействие устройства записи - считывани в режиме считывани существенно возрастает.

Claims

Формула изобретени

Устройство дл записи - считывани , содержащее первый и второй транзисторы считывани , затворы которых подключены к шине считывани , сток первого транзистора

считывани подключен к шине источника питани , транзистор записи, исток которого подключен к истокам первого и второго транзисторов считывани и к адресной шине, последовательно соединенные первый и второй

входные транзисторы, сток второго входного транзистора подключен ко входной информационной шине, затвор первого входного транзистора подключен к затвору транзистора записи и шине записи, усилитель считывани ,

вход которого подключен к стокам второго транзистора считывани и первого входного транзистора, первый и второй выходные транзисторы , причем исток первого выходного транзистора подключен к шиие нулевого потенциала , сток первого выходного транзистора соединен с истоком второго выходного транзистора , сток которого соединен с выходной информационной шиной, затвор первого выходного транзистора подключен к выходу усилител считывани и стоку транзистора записи, затвор второго выходного транзистора подключен к затвору второго входного транзистора и к шине выбора, отличающеес тем, что, с целью повышени быстродействи оно

снабжено третьим транзистором считывани , элементом задержки, элементом ИЛИ-НЕ. один вход которого подключен к шине записи, другой вход через элемент задержки подключен к шине считывани , а выход - подключен

к затвору третьего транзистора считывани , сток которого подключен к стоку первого транзистора считывани , а исток - к истоку первого транзистора считывани .

19