SU373770A1 - БИБЛИОТЕКЛ j - Google Patents
БИБЛИОТЕКЛ jInfo
- Publication number
- SU373770A1 SU373770A1 SU1650077A SU1650077A SU373770A1 SU 373770 A1 SU373770 A1 SU 373770A1 SU 1650077 A SU1650077 A SU 1650077A SU 1650077 A SU1650077 A SU 1650077A SU 373770 A1 SU373770 A1 SU 373770A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistors
- memory cell
- bus
- gates
- drains
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Description
1
Изобретение относитс к области запоминающих устройств.
Известна чейка пам ти на МДП-транзисторах , содержаща информационные транзисторы , затворы и стоки которых соединены перекрестно, а истоки соединены с общей шиной , вентильные транзисторы, стоки которых подключены к стокам информационных транзисторов , истоки - к разр дным шинам, а затворы - к адресной шине.
Недостатком известной чейки пам ти вл етс больша величина потребл емой ею мощности.
Описываема чейка пам ти отличаетс от известной тем, что к стОКам информационных транзисторов подключены конденсаторы, соединенные с шинами импульсного питани . Указанные отличи позвол ют уменьшить мощность, потребл емую чейкой пам ти.
На фиг. 1 представлена принципиальна схема чейки пам ти на МДП-транзисторах; на фиг. 2-диаграмма импульсов питани чейки пам ти (дл Р-канальных транзисторов ).
Ячейка пам ти содержит информационные транзисторы 1 и 2, затворы и стоки которых соединены перекрестно, вентильные транзисторы и . К стокам транзисторов 1 н 2 подключены конденсаторы 5 и 6, соединенные с шинами 7 и 8 импульсного питани . Истоки
ранзисторов 3 и 4 подключены к разр дным инам 9 н 10, а затворы их объединены и присоединены к адресной щине //. Паразитные конденсаторы 12 и 13, образованные затворами транзисторов 1 и 2, показаны на фиг. 1 пунктиром. Истоки транзисторов I к 2 соединены с общей шиной 14.
Ячейка пам ти работает с 1едующим образом .
Запись информации в чейку пам ти осуществл етс при поступлении на адресную шину Л сигнала, открывающего вентильные транзисторы 3 и 4. Дл записи в чейку пам ти уровн «1 на шину 9 поступает сигнал «О, а на шину 10 - сигнал «1. Дл записи уровн «О входные сигналы на шинах имеют инверсные значени .
Хранение информации, записанной в чейке пам ти, осуществл етс за счет импульсов питани (см. фиг. 2).
Пусть на конденсаторе 12 был записан уровень «1 (что соответствует высокому по абсолютной величине отрицательному напр жению ). Тогда импульс питани , поступающий на шину 7, не мен ет низкого уровн напр жени на конденсаторе J3, так как транзистор / открыт и коэффициент передачи делител , образованного конденсаторами 5 и 13 н сопротивлением открытого транзистора 1, щунтирующего конденсатор 13, близок к пулю. При
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1650077A SU373770A1 (ru) | 1971-04-14 | 1971-04-14 | БИБЛИОТЕКЛ j |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1650077A SU373770A1 (ru) | 1971-04-14 | 1971-04-14 | БИБЛИОТЕКЛ j |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU373770A1 true SU373770A1 (ru) | 1973-03-12 |
Family
ID=20473352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1650077A SU373770A1 (ru) | 1971-04-14 | 1971-04-14 | БИБЛИОТЕКЛ j |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU373770A1 (ru) |
-
1971
- 1971-04-14 SU SU1650077A patent/SU373770A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3514765A (en) | Sense amplifier comprising cross coupled mosfet's operating in a race mode for single device per bit mosfet memories | |
| US5598115A (en) | Comparator cell for use in a content addressable memory | |
| US4161040A (en) | Data-in amplifier for an MISFET memory device having a clamped output except during the write operation | |
| GB1374215A (en) | Sense amplifier | |
| GB1466478A (en) | Regeneration of dynamic monolithic memories | |
| US4555777A (en) | Sense amplifier circuit for dynamic read/write memory | |
| US4204277A (en) | Dynamic read-write random access memory | |
| JPS5914827B2 (ja) | アドレス選択システム | |
| US3685027A (en) | Dynamic mos memory array chip | |
| US3638039A (en) | Operation of field-effect transistor circuits having substantial distributed capacitance | |
| WO2007084913A2 (en) | Low-power cam | |
| KR880006698A (ko) | 씨모오스 반도체 메모리장치의 입출력 회로 | |
| SU373770A1 (ru) | БИБЛИОТЕКЛ j | |
| US3705390A (en) | Content addressed memory cell with selective bit writing | |
| JPH0421277B2 (ru) | ||
| US4460983A (en) | Integrated dynamic read-write memory | |
| US3636528A (en) | Half-bit memory cell array with nondestructive readout | |
| GB1323990A (en) | Fet inverter circuit | |
| SE7409882L (ru) | ||
| JPS58128090A (ja) | ダイナミツクｉｃメモリ | |
| JPS6014439B2 (ja) | リ−ドオンリメモリ回路 | |
| SU441592A1 (ru) | Ассоциативный запоминающий элемент на моп-транзисторах | |
| SU408374A1 (ru) | Ассоциативное запоминающее устройство на мдп-транзисторах | |
| CA1047164A (en) | Dynamic buffer circuit | |
| SU1274001A1 (ru) | Ячейка пам ти с внутренней регенерацией |