SU488258A1

SU488258A1 - Динамическа чейка пам ти

Info

Publication number: SU488258A1
Application number: SU1994660A
Authority: SU
Inventors: Анатолий Григорьевич Жемейцев
Original assignee: Предприятие П/Я Х-5885
Priority date: 1974-02-07
Filing date: 1974-02-07
Publication date: 1975-10-15

Description

1

Предложенна динамическа чейка пам ти относитс к устройствам вычислительной техники и может быть использована в интегральных оперативных запоминающих устройствах .

Известна динамическа чейка пам ти, содержаща три МДП-транзистора, в которой сток первого транзистора подключен к истоку второго транзистора, стоки второго и третьего транзисторов подключены к разр дной шине, а затвор третьего транзистора - к адресной шине записи.

В известной чейке пам ти требуетс трехуровневый сигнал на адресной шине, что усложн ет управление ее работой.

Целью изобретени вл етс устранение указанного недостатка, т. е. упрощение управлени работой чейки.

Поставленна цель достигаетс подключением затвора второго транзистора к истоку третьего транзистора, а истока и затвора первого транзистора - к адресной шине считывани .

На фиг. 1 приведена схема динамической чейки пам ти; на фиг. 2 -временна диаграмма ее работы. Прин тые обозначени : 1, 2, 3 - МДП-транзисторы.

Транзисторы 1, 3 чейки служат дл считывани и записи соответственно. На технологической емкости 4 «затвор - подложка

(подложка заземлена) транзистора 2 временно хранитс в форме зар да информации. Шины 5, 6, 7 - разр дна шина, адресна шина записи и адресна шина считывани соответственно .

В режиме записи информации на адресную шину записи 6 и разр дную шину 5 поступают сигнал выборки, соответствуюший «1, и сигнал «О или «1 записываемой информации

соответственно; на адресной шине считывани 7 поддерживаетс нулевое напр жение (напр жени измер ютс относительно подложки ). Транзистор 1 закрыт, транзистор 3 открываетс . Емкость 4 либо зар жаетс до напр жени , при котором открываетс транзистор 2 (запись «1), либо разр жаетс до нулевого напр жени , при этом транзистор 2 закрыт (запись «О). После записи на шинах чейки поддерживаетс нулевое напр жение,

транзисторы 1, 3 закрыты, транзистор 2 открыт или закрыт.

В режиме считывани на адресную шину считывани 7 поступает сигнал выборки, соответствуюш ,ий на шинах 5, 6 поддерл иваетс нулевое напр жение. Транзистор 1 открываетс , транзистор 3 закрыт. При считывании «1 транзисторы 1, 2, открыты, ток считывани (/сч), протекающий между щинами 5, 7, соответствует сигналу считывани «1

(/сч). При считывании «О, транзистор 2 закрыт , отсутствие тока между шинами 5, 7 соответствует сигналу считывани «О (/сч„ )

Регенераци информации в чейке осуществл етс путем считывани и перезаписи информации в чейку не реже одного раза в течение времени хранени .

Предмет изобретени

Динамическа чейка пам ти, содержаща три МДП-транзистора, сток первого из которых подключен к истоку второго транзистора, стоки второго и третьего транзисторов подключены к разр дной шине, а затвор третьего транзистора нодключен к адресной шине записи , отличающа с тем, что, с целью упрощени чейки, в ней затвор второго транзистора подключен к истоку третьего, а исток и затвор первого транзистора подключены к адресной шипе считывани .

If иг. 1

Фиг. 2