SU940238A1 - Накопитель дл запоминающего устройства - Google Patents

Description

(54) НАКОПИТЕЛЬ ДЛЯ ЗАПОМИНАЮЩЕГО УСТРОЙСТВА

1

Изобретение относитс  к вычислительной технике и может использоватьс , в частности , при построении оперативных запоминающих устройств большой информационной емкости.

Известен накопитель дл  запоминающего устройства, содержащий запоминающую матрицу, элементы пам ти которой состо т из МДП-транзисторов и конденсаторов, при этом затворы МДП-транзисторов соединены с соответствующими адресными щинами, ю истоки с разр дными шинами, а стоки подключены к первым выводам конденсаторов. Вторые выводы конденсаторов соединены с шиной нулевого потенциала 1.

Недостатком накопител   вл етс  низ- 15 ка  надежность, что обусловлено необходимостью использовани  высокочувствительных усилителей дл  считывани  информации .

Наиболее близким к предлагаемому 20  вл етс  накопитель дл  запоминающего устройства, содержащий запоминающую матрицу, элементы пам ти которой состо т из МДП-транзисторов и конденсатор1ов, при этом затворы МДП-транзисторов соединены с соответствующими адресными шинами , истоки МДП-транзисторов объединены и подключены к соответствующим разр дным щинам, стоки МДП-транзисторов соединены с первыми выводами конденсаторов, вторые выводы которых соединены с соседними адресными шинами 2.

Накопитель дл  запоминающего устройства характеризуетс  высоким быстродействием и высокой плотностью хранени  информации. Однако из-за необходимости применени  сверхчувствительных усилителей дл  считывани  информации, недостатком накопител   вл етс  низка  надежность считывани .

Цель изобретени  - повышение надежности накопител  дл  запоминающего устройства .

Поставленна  цель достигаетс  тем, что в накопитель введены предварительные усилители, а МДП-транзисторы и конденсаторы разбиты на группы, причем каждый предварительный усилитель состоит из первого и второго МДП-транзисторов, стоки которых подключены к разр дной шине, исток первого и затвор второго каждого из МДП-транзисторов соединены с истоками МДП-транзисторов каждой группы элементов пам ти, стоки которых подключены к одним из выводов конденсаторов, другие выводы которых подключены к одним из адресных шин, затворы МДП-транзисторов каждой группы элементов пам ти подключены к другим адресным шинам, затвор первого и исток второго МДП-транзисторов подключен к дополнительной адресной шине.

На чертеже показан накопитель дл  запоминаюшего устройства.

Накопитель содержит запоминаюш,ую матрицу на основе адресных шин 1, разр дных шин 2, элементов 3 пам ти, каждый из которых состоит из МДП-транзисторов 4 и конденсаторов 5 и предварительных усилителей . МДП-транзисторы 4 и конденсаторы 5 разбиты на группы 6, а каждый предварительный усилитель состоит из первого 7 и второго 8 МДП-транзисторов, стоки которых подключены к разр дной шине 2. Истоки первого 7 и затвор второго 8 каждого из МДП-транзисторов соединены с истоками МДП-транзисторов 4 каждой группы 6 элементов 3 пам ти, стоки которых подключены к одним из выводов конденсаторов 5, другие выводы которых подключены к одним из адресных шин 1. Затворы МДПтранзисторов 4 каждой группы 6 элементов пам ти 3 подключены к другим адресным шинам 1. Затвор первого 7 и исток второго 8 МДП-транзисторов подключены к дополнительной адресной шине 9.

Накопитель дл  запоминаюшего устройства работает следующим образом.

В режиме записи информации на нужную дополнительную адресную шину 9 подаетс  высокий уровень напр жени  и открываютс  соответствующие первые МДП-транзисторы 7 предварительных усилителей . Информаци , подлежаща  записи, подаетс  на разр дные шины 2 и через открытые первые транзисторы 7 поступает на объединенные истоки МДП-транзисторов 4 групп 6 элементов 3 пам ти . После подачи высокого уровн  напр жени  на нужную адресную шину 1 открываютс  соответствующие МДП-транзисторы 4, и первые обкладки подключенных к ним конденсаторов 5 через открытые МДП-транзисторы 4 и первые МДП-транзисторы 7 подключаютс  к разр дным шинам 2.

Вторые обкладки конденсаторов 5 выбранных элементов 3 пам ти подключены к одним из адресных шин (соседней строки ) 1, наход щимс  под низким потенциалом (высокий уровень напр жени  выборки подаетс  только на одну адресную шину 1) Если на разр дную шину 2 подаетс  уровень напр жени , соответствующий логической «1, происходит зар д до высокого уровн 

напр жени  конденсатора 5, выбранного элемента 3 пам ти. Если на разр дную шину 2 подаетс  уровень напр жени , соответствующий логическому «О, то выбранный конденсатор 5 разр жаетс  до низкого уровн  напр жени  (или остаетс  разр женным, если на нем хранилась информаци , соответствующа  логическому «О).

По окончании процесса записи на адресную шину 1 подаетс  низкий уровень

напр )сени , и МДП-транзисторы 4 закрываютс .

На разр дные шины 2 подаетс  низкий уровень напр жени , через открытые первые транзисторы 7 осуществл етс  разр д объединенных истоков МДП-транзисторов 4 групп 6 до низкого уровн  напр жени . После этого на дополнительную адресную шину 9 подаетс  низкий уровень напр жени , и первые транзисторы 7 предварительных усилителей закр ываютс .

На этом процесс записи завершаетс .

Необходимо заметить, нто подача высокого уровн  напр жени  на адресную шину 1 не может изменить состо ние подключенного к ней запоминающего конденсатора 5 соседнего элемента 3 пам ти, так как МДП-транзистор 4 указанного соседнего элемента закрыт.

В режиме хранени  информации на дополнительные адресные шины 9 и адресные шины 1 подаютс  низкие уровни напр жений . Поэтому все МДП-транзистрры 7 и 4 закрыты.

Информаци  хранитс  в форме зар да на конденсаторах 5. При этом логической «1 соответствует зар женное состо ние конденсатора 5, а логическому «О - разр женное состо ние.

Объединенные области истоков МДПтранзисторов 4 групп 6 элементов 3 пам ти и подключенные к ним затворы вторых МДП-транзисторов 8 предварительных усилителей разр жены до низкого уровн  напр жени .

Изменение напр жени  на разр дных шинах 2 не может изменить этого состо ни , так как первые МДП-транзисторы 7 закрыты .

При считывании информации разр дные шины 2 зар жаютс  до высокого уровн  напр жени . На одну из адресных шин 1 подаетс  высокий уровень напр жени , и соответствующие МДП-транзисторы 4 открываютс , подключа  выбранные конденсаторы 5 к затворам вторых МДП-транзисторов 8.

Информаци  распознаетс  по состо нию вторых МДП-транзисторов 8, т. е. открыты они или закрыты (на дополнительных адресных шинах 9 низкие уровни напр жений). Если второй МДП-транзистор 8, открыт что соответствует зар женному выбранному конденсатору 5, то происходит разр д

предварительно зар женной разр дной шины 2 - в данном случае считываетс  логическа  «1.

Если МДП-транзистор 4 закрыт, что соответствует разр женному выбранному конденсатору 5, то соответствующа  разр д на  шина 2 остаетс  зар женной - в данном случае считываетс  логический «О.

Изменение напр жени  на разр дных шинах 2 регистрируетс  усилител ми считывани  (вход щими в состав ЗУ).

По окончании процесса считывани  ни адресную шину 1 подаетс  низкий уровень напр жени  .

Так как в процессе хранени  информации , (а также при считывании) зар женные конденсаторы 5 разр жаютс , накопитель дл  запоминающего устройства требует периодического восстановлени  (регенерации ) хранимой в нем информации.

Процесс регенерации осуществл етс  следующим образом: сначала определ етс  состо ние конденсаторов 5, за.тем осуществл етс  запись считанной информации.

Информаци  восстановл етс  во всех запоминающих элементах.

В св зи с тем, что при считывании информации происходит условный ( в зависимости от состо ни  конденсаторов 5) разр д разр дных шин 2 до низкого уровн  . напр жени , обеспечива  тем самым возможность применени  малочувствительных усилителей считывани  и высокую надежность считывани , не хуже, чем у накопи-, телей, построенных на трехтранзисторных, запоминающих элементах.

Однако если в накопителе, построенном на базе трех транзисторных запоминающих элементов, дл  обслуживани  запоминающего конденсатора требуетс  три МДПтранзистора , в предлагаемом устройстве дл  этой цели используетс  меньшее число.

Число элементов 3 пам ти в одной группе 6 определ етс  из следующих соображений .

При открывании МДП-транзистора 4 конденсатор 5 подключаетс  параллельно паразитной емкости, образованной истоками МДП-транзисторов 4 группы 6 элементов и затвором, и истоком соответствующих второго 8 и первого 7 МДП-транзис-торов предварительного усилител .

При этом приращение напр жени  на объединенных истоках МДП-транзисторов 4 группы 6 элементов должно быть больше порогового напр жени  второго МДП-транзистора 8 дл  обеспечени  разр да разр дной шины 2 при считывании информации.

Прирашение напр жени  на объединенных истоках адресных транзисторов 4 группы 6 элементов (пренебрега  емкостью затвора второго МДП-транзистора 8 и истока первого МДП-транзистора 7) определ етс  выражением

ли ,

где ли - прирашение напр жени ; напр жение на обкладках конденсатора 5;

Ue напр жение на объединенных истоках МДП-транзисторов группы б элементов; Cj - емкость конденсатора 5; Cg емкость объединенных истоков

МДП-транзисторов группы 6 элементов.

Так как приращение напр жени  AU

должно быть больше порогового напр жени 

МДП-транзисторов Unop-, и учитыва , что

Сб П-С4,

где п - число МДП-транзисторов 4 в

группе В элементов; С - емкость истока одного МДПтранзистора 4, то число п определ етс  величиной

„.Ci/5- /6-t/noiJ-Cs

Cjj

Так как значени  Ue перед считыванием близко к нулю, то

п- CUs-UnopKi; пор С

и находитс  обычно в пределах от 4 до 10 (меньщее количество нецелесообразно, а подключение большего числа МДПтранзисторов приводит к необходимости, увеличени  размеров конденсаторов 5).

Таким образом, накопитель дл  запоминающего устройства имеет высокую надежность при большой информационной плотности в интегральном исполнении.

Claims (2)

1.Карахан н Э. Р. Динамические элементы ЭВМ со структурой МДП. М., «Сов. радио, 1979, с. 197.

2.Патент Франции № 2246021,

кл. G 11 С 11/40, опублик. 1975 (прототип).

/X///