JPS63276791A - 多値メモリの構成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 多値メモリは、従来までの０，１の情報を記憶する２値
メモリと比べ、単位メモリセル当りの情報記憶密度を大
幅に増加させることができる。また、集積回路を実現す
る際に極めて重要となるセル間配線も減少させることが
できる。　しかし、多状態を記憶するためのメモリセル
内の構成は、　２値の場合のそれと比べ、一般に、非常
に大きくなりがちである。すなわち、多値による向路構
成のコンパクト性を十分に発揮したメモリを実現ために
は、単位メモリセルを如何にコンパクトにするかが重要
となる。

本発明の多値メモリセルは、　２値メモリセルと同様の
回路構成で多値情報を記憶できる。また。

メモリセルへの多値情報の書き込みやセルからの多値情
報の読み込みも、実時間で行える。さらに、セル内の多
値情報の記憶保持能力も１０年以上と極めて長いため、
情報のりフレッシングがほとんど必要ないなど数々の優
れた特長を有する。

まず、多値情報を記憶するフローティングゲートＭＱＳ
トランジスタの構造について説明する。

図１に、ここで考えているフローティングゲートＭＯ５
トランジスタの構造を示す。

フローティングゲートＭＱＳトランジスタにおける情報
の記憶１丸　フローティングゲートに電荷を蓄積するか
否かにあり、その意味ではダイナミックＲＡＭ　（ＤＲ
ＡＭ）の場合と同じ考え方に基づいている、　しかし、
　フローティングゲートはゲートの周囲をすべてＳ　ｉ
０２酸化膜で絶縁しているため、その電荷保持能力は１
０年以上もある。つまり、ｒ）ＲＡＭのような頻繁なデ
ータのりフレッシングを必要としないという大きな特長
がある。フローティングゲートへの電荷の蓄積は、　ト
ップゲートに印加する電圧値によって制御することがで
きる。すなわち、　トップゲートに電圧　Ｖｏを与え。

ドレイン電圧　Ｖｄ　を　Ｏｖにすると、　フローティ
ングゲートは容量性結合により正電位となるａｔ子はト
ンネル酸化膜を通してフローティングゲートｔに引き寄
せられて充電される。逆に、　ドレインに正電位を加え
、ゲートを接地すると、前とは逆の過程により、フロー
ティングゲートは放電される。

上述の動作原理かられかるように、　フローティングゲ
ートに充電される電荷量は、　トップゲートに印加され
る電圧値に依存している。また、充電される電荷量に応
じてトランジスタのしきい値電圧は変化するので、その
時のドレイン・ソース間電流はアナログ的に変化する。

このことに着目して、多値の入出力信号をトップゲート
に印加する電圧値及びドレイン・ソース間を流れる電流
値にすれば、多値メモリセルを２つのトランジスタのみ
で極めてコンパクトに実現できると考えられる。

図２に多値メモリセルの構成を示す０図中の選択用トラ
ンジスタは通常のＭＯＳトランジスタであり、記憶トラ
ンジスタがフローティングゲートＭＯＳトランジスタを
示している。多値情報の書き込みは、まず、選択用トラ
ンジスタのゲートを高電位、　ドレイン側を　Ｏｖにし
、書き込む電荷量に応じた電圧値を一定時間印加するこ
とにより行える。また、読み出し時は、読み出しをする
メモリセルの選択用トランジスタのドレイン端子を選択
し、そのゲートを高電位に固定すれば、　フローティン
グゲートに充電されている電荷量に応じてセル内への電
流の注入が起こる。この電流値のセンスにより、多値情
報の読み出しができるわけであ　る。

上記の多値メモリセルに基づき、多値メモリチップ全体
の構成を行ったものを図３に示す＊　　Ｒｅａｄ／Ｗｒ
ｉｔｅ（二号によって、″読み出し″また番よｎｖき込
み”を選択し、さらにデコーダとコントロールカラの信
号・を受けて、任意の多値メモリをアクセススル・　デ
ータの読み出しは、多値センスアンプで多値メモリから
の出力値を検出することに、ｋ　ｊＪ行われる。

【図面の簡単な説明】

第１図は、　フローティングゲートＭＯ５トランジスタ
の基本的構造を示す、第２図は、多値メモリセルの構成
を示す。第３図は、多値メモリチップの全体図を示す。

Claims (2)

【特許請求の範囲】
1. （１）フローティングゲートＭＯＳトランジスタのフロ
   ーティングゲート内に蓄積する 電荷量を、多レベルに変化させる方法。
2. （２）特許請求の範囲第１項記載のフローティングゲー
   トＭＯＳトランジスタに基づき、 自由に読み出し及び書き込みができる多 値メモリセルを構成する方法。