SU326641A1 - Ячейка памяти на моп-транзисторах - Google Patents
Ячейка памяти на моп-транзисторахInfo
- Publication number
- SU326641A1 SU326641A1 SU1409283A SU1409283A SU326641A1 SU 326641 A1 SU326641 A1 SU 326641A1 SU 1409283 A SU1409283 A SU 1409283A SU 1409283 A SU1409283 A SU 1409283A SU 326641 A1 SU326641 A1 SU 326641A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistors
- capacitor
- memory cell
- transistor
- mop
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 description 17
- 240000001340 Gmelina philippensis Species 0.000 description 1
- 230000001808 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 230000000737 periodic Effects 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Description
Изобретение относитс к вычислительной технике.
Известны чейки пам ти на МОП-транзисторах , содержащие запоминающие и нагрузочные транзисторы, между затвором и стоком каждого нагрузочного транзистора включен конденсатор.
Недостатками известной схемы вл ютс относительно больша величина рассеиваемой мощности и большое врем обращени к чейке.
Предлагаема чейка пам ти отличаетс тем, что в нее дополнительно введены транзисторы заииси, истоки которы.х подключены к стокам запоминающих транзисторов, стоки - к выходам «О «1 чейки, затворы - к шине записи, и вспомогательные информационные транзисторы, затворы которых нодсоединены к затворам информационных Tjjaiiзисторов , стоки - к стокам транзисторов заппси , а истоки - к общей точке схемы.
Это позвол ет увеличить быстродействие устройства и уменьшить иотребл емую мощность .
Схема предлагаемой чейки показана на чертеже.
Гб, транзистооы записи Тч, Т& и конденсаторы Ci-CV
Ячейка пам ти работает в режимах хранени , записи и считывани .
Р еж и м хранени .
Транзисторы Г:-Гз закрыты, на вход Ф подаетс периодически медленно измен ющеес иапр жен.е. Предположим, что транзистор Гз закрыт, а транзистор Т:, открыт. В этом случае конденсатор Сз разр жгн, а конденсатор C.i зар жен. Когда транзистор Гз закрыт, конденсатор d медлепно разр жаетс током обратно смещеп :ых р переходов, образованных нстсковыми област ми транзисторов Т. Т-; и стоковой областью транзистора TS, с подложкой .
Периодическое открывание транзистора 7i создает цепь иод ар да конденсатора Ci,, вход 01, конденсатор Ci транзистор Гь конденсатор С.; земл . Одновременно открываетс транзистор TZ. Однако конденсатор Сз зар дитьс не .может, так как он защунтирован открытым транзистором Ti.
Таким образом, периодическ медленно из .меп ющеес напр жение на входе Ф, дает возможность поддерживать зар д конденсатора С4 па необходимом уровне, а так как отсутствует делитель сопротивлений, подключенный к источнику питани , то отсутствует св занное с ним рассе ние энергии.
Режим 3 а п и с и.
Во врем записи импульсы напр жени поступают на входы Ф, открываютс транзисторы TI, TS. Предположим, что во врем записи состо ние чейки пам ти мен етс на претиЕоположное . Тогда выход «1 чейки соедин етс с землей, а на выход «О подаетс папр жение Е. В этом случае конденсатор С/, разр жаетс по цепи: конденсатор Ci,, открытый транзистор Гт, выход «1 чейки. Так как во врем разр да конденсатора C.i закрываютс транзисторы Ti и Тц, запоминающий конденсатор Сз зар жаетс по цепи: выход «О, открытый транзистор TS, конденсатор Сз земл .
Так как в чейке пам ти все транзисторы могут быть выполнены одинаковыми, т. е. минимальных размеров, то емкости запоминающих конденсаторов Сз и C в 6-8 раз меньще емкостей аналогичных конденсаторов в известной чейке пам ти. Таким образом врем записи в иредлагаемую чейку пам ти существенно меньще, чем врем записи в известную чейку.
Режим считывани
Считывание информации осуществл етс с вспомогательных транзисторов Т- и TS, состо ние которых аналогичны состо ни м запоминающих транзисторов Тз и П. При считывании информации св зь выходов «О и «1 чейки с землей обеспечиваетс вспомогательными информационными транзисторами Tj и 7е. и так как всегда один из них закрыт, а другой открыт, то ток протекает только по одной линии , в которой находитс открытый транзистор .
Дифференциальный усилитель, подключенный к разр дным лини м, определ ет, по какой из них проходит ток, а следовательно, и состо ние выбранной чейки пам ти.
П р е д :vi е т и з о б р е т е и ii
Ячейка пам ти на МОП-транзисторах по авт. св. ЛЬ 277856, отличающа с тем, что, с целью уменьщени времени обращени , в нее дополнительно введены транзисторы записи, истоки которых подключены к стокам запоминающих транзисторов, стоки - к выходам «О и «1 чейки, затворы - к щине записи, и вспомогательные И1;формацнонные транзисторы , затворы которых подсоединены к затворам информационных транзисторов, стоки - к стокам транзисторов записи, а истоки - к общей точке схемы.
Publications (1)
Publication Number | Publication Date |
---|---|
SU326641A1 true SU326641A1 (ru) |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3959781A (en) | Semiconductor random access memory | |
USRE34797E (en) | Semiconductor memory device having a back-bias voltage generator | |
US4475178A (en) | Semiconductor regeneration/precharge device | |
US4062000A (en) | Current sense amp for static memory cell | |
EP0092809A2 (en) | Logic circuit having voltage booster | |
US4682306A (en) | Self-refresh control circuit for dynamic semiconductor memory device | |
US6426905B1 (en) | High speed DRAM local bit line sense amplifier | |
JPS5922316B2 (ja) | ダイナミツクメモリ装置 | |
JPH10112197A (ja) | 半導体メモリセルの読み取り回路 | |
US4542306A (en) | Buffer circuits for use with semiconductor memory devices | |
US5208773A (en) | Semiconductor memory device having bit lines and word lines different in data reading and data writing | |
US4451906A (en) | Dynamic type memory device having improved operation speed | |
SU326641A1 (ru) | Ячейка памяти на моп-транзисторах | |
KR880006698A (ko) | 씨모오스 반도체 메모리장치의 입출력 회로 | |
KR20010030237A (ko) | 강유전체 메모리 장치 | |
KR0154755B1 (ko) | 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치 | |
SU1367043A1 (ru) | Ячейка пам ти | |
SU1125655A1 (ru) | Ячейка пам ти дл регистра сдвига | |
SU767839A1 (ru) | Многоустойчивый динамический запоминающий элемент | |
JPS58128090A (ja) | ダイナミツクicメモリ | |
KR0177769B1 (ko) | 고전압 소비를 최소화한 분산 드라이버 | |
SU277856A1 (ru) | Запоминающий элемент на моп-транзисторах | |
SU574773A1 (ru) | Устройство дл записи-считывани | |
SU373770A1 (ru) | БИБЛИОТЕКЛ j | |
SU488258A1 (ru) | Динамическа чейка пам ти |