SU1305682A1 - Устройство дл фиксации сбоев ЭВМ - Google Patents

Устройство дл фиксации сбоев ЭВМ Download PDF

Info

Publication number
SU1305682A1
SU1305682A1 SU853996744A SU3996744A SU1305682A1 SU 1305682 A1 SU1305682 A1 SU 1305682A1 SU 853996744 A SU853996744 A SU 853996744A SU 3996744 A SU3996744 A SU 3996744A SU 1305682 A1 SU1305682 A1 SU 1305682A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
input
block
output
inputs
Prior art date
Application number
SU853996744A
Other languages
English (en)
Inventor
Валентина Васильевна Потехина
Галина Анатольевна Лупачева
Павел Евгеньевич Буянов
Original Assignee
Предприятие П/Я В-2655
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2655 filed Critical Предприятие П/Я В-2655
Priority to SU853996744A priority Critical patent/SU1305682A1/ru
Application granted granted Critical
Publication of SU1305682A1 publication Critical patent/SU1305682A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Abstract

Изобретение касаетс  вычислительной техники и может быть использовано дл  хранени  сигналов сбоев узлов ЭВМ рши процессоров многопроцессорной системы. Цель изобретени - повышение достоверности контрол  сбоев электронно-вычислительной машины, Б устройство дл  фиксации сбоев, содержащее регистр 1 сбоев, первый блок 2 элементов И, первый блок 3 элементов ИЛИ, блок 4 индикации, дл  повышени  достоверности контрол  введены п ть блоков 5-9 элементов И,два регистра 10 и 11 констант, блок 12 сравнени , второй блок 13 элементов ИЛИ, три триггера 14-16, элемент И 17, четыре элемента ИЛИ 18-21, два элемента 22 и 23 задержки. Сущность изобретени  заключаетс  в том, что адг г сл со о СП о: 00 ю

Description

после каждого считывани  информации с регистра сбоев можно организовать проверку устройства двум  контрольными константами, которые хранитьс  на двух регистрах. Информационные выходы регистра сбоев сравниваютс  на блоке сравнени  с одной из контрольных констант. Опрос блока сравнени  осуществл етс  сигналом включени  контрол . ЕСЛИ регистр сбоев исправлен, на выходе блока сравнени  формируетс  сиг1
Изобретение относитс  к вычислительной технике и может быть использовано дл  хранени  сигналов сбоев узлов ЭВМ или процессоров многопроцессорной системы.
Целью устройства  вл етс  повышение достоверности контрол .
На чертеже приведена функциональна  схема устройства дл  фиксации сбоев электронно-вычислительной машины .
Устройство содержит регистр 1 сбоев, первый блок 2 элементов И, первый блок 3 элементов ИЛИ, блок 4 индикации, второй, третий, четвертый п тый и шестой блоки 5-9 элементов И, первый и второй регистры 10 и 11 констант, блок 12 сравнени , второй блок 13 элементов ИЛИ, триггеры 14- 16,.элемент И 17, первый, второй, третий и четвертый элементы ИЛИ 18- 21, элементы 22 и 23 задержки, вход 24 задани  режима Контроль устройства , информационный вход 25 устройства , выход 26 сбо  устройства, первый вход 27 и второй вход 28 задани  режима работы устройства, установочный вход 29 устройства, выход 30 контрольной информации устройства, вход 31 считывани  информации устройства, выход 32 неисправности устройства, выход 33 исправности устройства.
Устройство дл  фиксации сбоев ЭВМ работает следующим образом.
Дл  отыскани  неисправности в ЭВМ или в вычислительной системе имеет большое значение определить первый по вившийс  сигнал сбо , поскольку часто сбой одного блока приводит к неправильной работе других блоков.
5682
нал сравнени  i Если регистр сбоев неисправлен , на выходе блока сравнени  формируетс  сигнал несравнени . При подаче двух сигналов на вход устройства полностью провер етс  регистр сбоев. Устройство работает в двух режимах: выделение первого сбо  ификсатди  всех . сбоев. Режим работы определ етс  поло- . жением триггера, на вход которого поступают сигналы задани  режима работы устройства. 1 ыл.
5
0
5
0
5
0
которые также начинают формировать сигналы сбоев.
Сигналы сбоев через информационный вход 25 устройства поступают на первый вход первого блока 2 элементов И.
Устройство работает в двух режимах: режим выделени  первого сбо  и режим фиксации всех сбоев. Режим работы определ етс  положением триггера 14, на входы которого поступают сигналы с входов 27 и 28 задани  режима устройства.
В режиме фиксации всех сбоев триггер 14 устанавливаетс  в нулевое состо ние и закрывает элемент И 17. Триггер 15 устанавливаетс  в единичное состо ние.
Сигналы сбо  проход т через первый блок 2 элементов И, поскольку триггер 15 находитс  в единичном состо нии. С выхода первого блока 2 элементов И сигналы через первый блок 3 элементов Или поступают на регистр 1 сбоев.
При поступлении какого-либо сбо  на информационный вход 25 устройства первый элемент ИЛИ 18 формирует сигнал сбо  на выходе 26 устройства. По этому сигналу состо ние регистра 1 сбоев может быть передано через шестой блок 9 элементов И в устройство, обрабатывающее сбои. Состо ние регистра 1 сбоев отображаетс  также на блоке 4 индикаций.
В режиме выделени  первого сбо  триггер 14 устанавливаетс  в единичное состо ние.
В этом случае сигнал первого по времени сбо  также поступает через первый
блок 2 элементов И и первый блок 3 элементов ИЛИ на регистр 1 сбоев, поскольку триггер 15 находитс  в единичном состо нии.
Кроме того, этот сигнал сбо  про- ходит через элемент ИЛИ 18, элемент И 17 и элемент ИЛИ 21 и устанавливает в нулевое состо ние триггер 15, который закрывает первый блок 2 элементов И. (Задержки на элементах ИЛИ W константу, определ емую состо нием 18 и 21, элементе И 17 и триггере 15 триггера 16, на регистр 1 сбоев. За- должно быть достаточно, чтобы сигнал сбо , устанавливающий в нулевое состо ние триггер 15, успел пройти чепись осуществл етс  с использованием второго блока 5 элементов И и четвертого -блока 7 элементов И дл  первой
рез первый блок 8 элементов И. В про-15 константы и с использованием третьетивном случае нужно поставить элемент задержки между выходом элемента И 17 и первым входом четвертого элемента ИЛИ 21).
Таким образом, на регистре 1 сбо- 20 сбоев сравниваютс  на блоке 12 сравев окажетс  сбой, пришедший первым, а остальные сбои не пройдут через первый блок 2 элементов И,
Дл  продолжени  работы необходи установить триггер 15 в единичное состо ние сигналом начальных установок по входу 29 устройства.
И в режиме фиксации всех сбоев, и в режиме выделени  первого сбо 
нени  с информационными выходами одного из регистров 10 и 11 констант, которые поступают на блок сравнени  через четвертый или п тый блоки 7 и 25 8 элементов И и второй блок 13 элементов ИЛИ.
Опрос блока 12 сравнени  осуществл етс  сигналом включени  контрол , задержанным на врем  записи констанважно знать достоверность информации,30 ты на регистр 1 сбоев с помощью эле- считанной с выхода 30 устройства. В мента 23 задержки.
том случае, если в регистре 1 сбоев имеютс  неисправные разр ды, эта информаци  может затруднить оператору или ЭВМ поиск неисправности.
Дл  того, чтобы быть уверенным в считанной информации о сбое, в устройстве после каждого считывани  информации с регистра 1 сбоев можно
Если регистр 1 сбоев исправлен, на выходе 33 исправности устройства формируетс  сигнал сравнени . Этот 35 же сигнал сбрасывает в нулевое состо  ние регистр 1 сбоев и устанавливает в единичное состо ние триггер 15.
Если регистр 1 сбоев неисправен, на выходе 32 неисправности по вл еторганизовать его проверку двум  кон- 40 с  сигнал неисправности. Регистр 1 трольными константами.сбоев в этом случае не сбрасываетс 
Контрольные константы хран тс  на и на блоке 4 индикации можно выдеть
искаженную контрольную константу.
Можно также передать содержимое редвух регистрах 10 и 11 (выполнение 1 егистров может быть любым: на тумб
лерах, на триггерах и т.д.).
Сигнал включени  контрол  поступает на вход 24 устройства. Этот сигнал перебрасывает по счетному входу
триггер 16. Состо ние триггера 16 оп-., тановку каждого триггера регистра 1
50
редел ет, по какой константе происходит контроль регистра 1 сбоев. При нулевом состо нии триггера 16 осуществл етс  контроль по первой константе , хран щейс  на регистре 10, при единичном состо нии триггера 16 осуществл етс  контроль по второй константе , хран п1ейс  на регистре 11. Сигнл.чом начальных установок триггер
16 устанавливаетс  в единичное состо ние .
Кроме того, сигнал включени  контрол  устанавливает в нулевое состо ние триггер 15, чfoбы не пропускать во врем  проверки сигналы сбоев на регистр 1 сбоев.
Через первый элемент задержки 22 сигнал включени  контрол  записывает
константу, определ емую состо нием триггера 16, на регистр 1 сбоев. За-
пись осуществл етс  с использованием второго блока 5 элементов И и четвертого -блока 7 элементов И дл  первой
го блока 6 элементов И и п того блока 8 элементов И дл  второй константы .
Информационные выходы регистра 1
нени  с информационными выходами одного из регистров 10 и 11 констант, которые поступают на блок сравнени  через четвертый или п тый блоки 7 и 8 элементов И и второй блок 13 элементов ИЛИ.
Опрос блока 12 сравнени  осуществл етс  сигналом включени  контрол , задержанным на врем  записи констанЕсли регистр 1 сбоев исправлен, на выходе 33 исправности устройства формируетс  сигнал сравнени . Этот же сигнал сбрасывает в нулевое состо ние регистр 1 сбоев и устанавливает в единичное состо ние триггер 15.
Если регистр 1 сбоев неисправен, на выходе 32 неисправности по вл ет45 гистра 1 сбоев на информационные выходы устройства.
Две константы используютс  дл  того, чтобы можно бьшо проверить установку каждого триггера регистра 1
в единичное и нулевое состо ние.
Таким образом, при подаче двух сигналов на вход 24 устройства полностью провер етс  регистр 1 сбоев,

Claims (1)

  1. Формула изобретени 
    Устройство дл  фиксации сбоев ЭВМ, содержащее регистр сбоев, первый блок
    элементов И, первый блок элементов ИЛИ и блок индикации, причем первый вход первого блока элементов И  вл етс  информационным входом устройства , выход первого блока элементов И соединен с первым входом первого блока элементов ИЛИ, выход которого соединен с информационным входом регистра сбоев, выход которого подключен
    к входу блока индикации, о т л и ч а- 10 блока элементов И и подключен к выю щ е е с   тем, что, с целью повы- шени  достоверности контрол , в устройство введены с второго по шестой блоки элементов И, два регистра констант , блок сравнени ,, второй блок элементов ИЛИ, три триггера, элемент И, четыре элемента ИЛИ, два элемента задержки, причем единичный и нулевой входы первого триггера  вл ютс  входами задани  режима работы устройства , вход первого элемента ИЛИ объединен с первым входом первого блока элементов И, выход первого элемента ИЛИ подключен к первому входу элемента И и  вл етс  выходом сбо  устройства , второй вход элемента И подключен к пр мому выходу первого триггера , первые входы второго и третьего элементов ИЛИ и единичный вход второго триггера объединены и подключены к установочному входу устройства, выход элемента И соединен с первым входом четвертого элемента ИЛИ, второй вход и выход которого соединены с нулевыми входами соответственно второго и третьего триггеров, пр мой вход третьего триггера соединен с вторым входом первого блока элементов И, второй и третий входы первого блока элементов ИЛИ соединены соответственно с выходами второго и треСоставитель И.Сафронова Редактор Г.Гербер Техред Л.Олейник Корректор Е.Рошко
    Заказ 1452/46Тираж 673Подписное
    ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб,, д 4/5
    Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4 ,
    тьего блоков элементов И, первые входы которых объединены и через первый элемент задержки подключены к входу разрешени  блока сравнени , первый и второй информационные входы которого соединены соответственно с выходами регистра сбоев и второго блока элементов ИЛИ, первый вход которого объединен с вторым входом второго
    ходу четвертого блока элементов И, второй вход второго блока элементов. ИЛИ объединен с вторым входом третьего блока элементов И и подключен к
    выходу п того блока элементов И, первые входы четвертого и п того блоков элементов И соединены соответственно с инверсным и пр мьм выходами второго триггера, вторые входы четвертого
    и п того блоков элементов И соединены с выходами соответственно первого и второго регистров констант, вторые входы второго и третьего элементов ЕПИ объединены и подключены к выходу
    равенства блока сравнени , выход равенства блока сравнени   вл етс  выходом исправности устройства, выход неравенства которого  вл етс  выходом неисправности устройства, выходы
    третьего и второго элементов ИЛИ соединены соответственно с единичным входом третьего триггера и входом сброса регистра сбо , третий вход второго элемента ИЛИ объединены с пер- вым ВХОДОМ шестого блока элементов i И и подключен к входу считывани  устройства, выход шестого блока элементов И  вл етс  выходом контрольной информации устройства, вход втог
    рого элемента задержки  вл етс  входом .задани  режима Контроль устройства .
SU853996744A 1985-12-26 1985-12-26 Устройство дл фиксации сбоев ЭВМ SU1305682A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853996744A SU1305682A1 (ru) 1985-12-26 1985-12-26 Устройство дл фиксации сбоев ЭВМ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853996744A SU1305682A1 (ru) 1985-12-26 1985-12-26 Устройство дл фиксации сбоев ЭВМ

Publications (1)

Publication Number Publication Date
SU1305682A1 true SU1305682A1 (ru) 1987-04-23

Family

ID=21212446

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853996744A SU1305682A1 (ru) 1985-12-26 1985-12-26 Устройство дл фиксации сбоев ЭВМ

Country Status (1)

Country Link
SU (1) SU1305682A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 860074, кл. G 06 F 11/00, 1979. Авторское свидетельство СССР № 962913, кл. G 06 F 3/147, 1981. *

Similar Documents

Publication Publication Date Title
SU1305682A1 (ru) Устройство дл фиксации сбоев ЭВМ
JPS5930288B2 (ja) クロツク信号監視方法
US4852095A (en) Error detection circuit
US4953167A (en) Data bus enable verification logic
SU723676A1 (ru) Устройство дл контрол посто нной пам ти
SU1383361A1 (ru) Устройство дл контрол логического блока
SU962913A1 (ru) Устройство дл фиксации сбоев электронно-вычислительной машины
SU435526A1 (ru) Устройство для контроля дуплексных электронных вычислительных машин
SU1317442A1 (ru) Устройство дл контрол выполнени тестовой программы
SU1725221A1 (ru) Устройство дл обработки реакции логических блоков
SU962958A1 (ru) Устройство дл обнаружени сбоев синхронизируемой цифровой системы
SU1013956A2 (ru) Устройство дл контрол логических схем
SU1702370A1 (ru) Микропрограммное устройство управлени с контролем
SU1117640A1 (ru) Устройство дл контрол дискретных систем
SU830586A2 (ru) Устройство дл контрол посто нныхзАпОМиНАющиХ уСТРОйСТВ
SU615492A1 (ru) Устройство дл обнаружени и диагностики неисправностей логических блоков
SU1125628A1 (ru) Устройство дл обнаружени сбоев синхронизируемых дискретных блоков
SU769642A1 (ru) Устройство дл контрол пам ти
SU441532A1 (ru) Устройство дл обнаружени неисправностей в логических схемах
SU886001A1 (ru) Устройство дл контрол дешифратора
SU940159A1 (ru) Микропрограммное устройство управлени с контролем
JPS592585Y2 (ja) デ−タ処理装置
RU1778765C (ru) Устройство дл проверки монтажа
SU911532A1 (ru) Устройство дл контрол цифровых узлов
SU1067507A1 (ru) Устройство дл обнаружени и локализации неисправностей цифровых блоков