SU1298758A2 - Устройство сопр жени процессора с арифметическим расширителем - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах обработки информации дл  одновременного подключени  к процессору через общую.шину ЭВМ внешних устройств, в качестве t Л § (Л to 00 СП 00 IV) Фиг./

Description

которых могут использоватьс  расширители арифметики, функциональные расширители, периферийные процессоры за счет сопр жени  процессора одновременно с несколькими функциональными расширител ми такого типа которым дл  работы требуетс  организаци  записи, и считывани  более двух операндов. Целью изобретени   вл етс  расширение класса решаемых задач. Это достигаетс  тем, что в устройство, позвол ющее осуществить загрузку операндов с общей шины в функциональные расширители

1

Изобретение относитс  к вычислительной технике, может быть исползовано в устройствах обработки инфомации дл  подключени  функциональ- ных расширителей (ФР), например арифметических, к электронно-вычислительной машине (ЭВМ), и . вл етс  усовершенствованием устройства по основному авт.св. № 1182529.

Цель изобретени  - расширение класса решаемых задач за счет обеспечени  возможности подключени  гру пы расширителей.

На фиг. 1 представлена блок-схема устройства; на фиг, 2 и 3 - временные диаграммы работы устройства в циклах Ввод и Вывод.

Устройство (фиг. 1) содержит ма- гист льный приемопередатчик (ШП) 1, первый элемент ИЛИ 2, блоки 3 и 4 пам ти, триггер 5 признака записи микрокоманды, триггеры 6 и 7 первой и второй групп, триггеры 8, одновибратор 9 записи микрокоманды, одновибраторы и 11, элементы И 1 группы, составл ющие вместе с триггером 8 и элементом И 13 узел формировани  сигналов записи микрокоманды и считьгаани  операндов результата (обозначен штрихпунктирной линией на фиг, 1), элемент И 14, элемент ИЛИ 15, входы 16 признака адреса данных, 17 признака ввода, 18 начальной установки и 19 признака вывода данных устройства, информационный вход-выход 20 устройства, информационный выход 21 устройства,

98758

параллельно с выполнением команд процессора, св занных с обращением к пам ти ЭВМ, и содержащее магистральный приемопередатчик 1, первый блок 3 пам ти, два элемента ИЛИ 2, 15, элемент И 14, группы одно- вибраторов, группы триггеров, второй блок 4 пам ти, группы триггеров 8 и элементов И 12, 13, что позвол ет подключить через одно устройство k функциональный расширителей , в каждый из которых можно записать п операндов и считать m результатов . 3 ил.

5

0

5

0

35

информационный вход 22 .устройства, выходы 23 записи микрокоманды, выходы 24 записи операндов (п - число выходов записи операндов в ФР), считывани  операндов результата 25, выход 26 начальной установки устройства , о

Устройство работает следующим образом.

При обмене информацией с информационного входа-выхода 20 устройства через МГШ 1 на адресные входы блоков 3 и 4 поступает адрес  чейки пам ти. По адресам в блоках 3 и 4 записаны двоичные коды, которые  вл ютс  признаками дл  формировани  сигналов записи-считывани , поступающих на выходы 23 - 25 устройства.- По управл ющему сигналу с входа 16 двоичный код из блока 3 поступает в триггеры 5-7, а из блока 4 - в триггеры 8. Сигнал 1, поступающий на вход триггера 5,  вл етс  признаком записи микрокоманды, на входы триггеров 6 - признаком записи операндов в ФР, на входы триггеров 7 - приз наком считьшани  т-операндов, на входы триггеров 8 - кодом, определ ющим , в какой из ФР .записываетс  микрокоманда или из какого ФР будет считана информаци  н цикле ввода результатов в ЭВМ. Запись сигнала 1 в триггеры 5-7  вл етс  разрешением срабатывани  одновибраторов 9-11 при приходе с входов 17 и 19 устройства управл ющих сигналов признаков ввода-вывода данных, Одновиб3 1

раторы Ю формируют импульсы, поступающие одновременно на входы записи операнда всех k функциональных расширителей , подключенных к устройству Одновибраторы 11-формируют им- пульсы, поступающие на вторые входы элементов И 12, на первые входы которых поступает код с триггеров 8. Сигнал с выхода элемента И 12  вл етс  сигналом считывани  т-го one-- ранда (определ етс  срабатыванием тп-го одновибратора 11) из k-ro ФР (определ етс  записью 1 в один из k триггеров 8). Одновибратор 9 формирует импульс, поступающий на первые входы элементов И 13, на вторые входы которых поступает код с триггеров 8, сигналы с выходов И 13 поступают на входы записи микрокоманды функциональных расширителей и  вл ютс  выходами 23 записи устройства . МПП 1 работает на выдачу информации на вход-выход 20 при считывании результата, а в остальных случа х - на прием из нее. Сброс устройства .происходит по сигналу, поступающему на вход 18 устройства. Така  организаци  позвол ет подключить через одно устройство k функциональных расширителей, в каждый из которых можно записать п-операн- дов и считывать т-результатов.

Claims (1)

1. Формула изобретени 

   Устройство сопр жени  процессора с арифметическим расширителем по авт. св. № 1182529, отличают щ е е с   тем, что, с целью расширени  класса решаемых задач за счет

   5 0 5 0

   5

   0

   584

   обеспечени  возможности подключени  группы расширителей,- в устройство введены второй блок пам ти, К узлов формировани  сигналов записи микрокоманды и считывани  операндов результата , каждый из которых состоит из триггера, элемента И и группы элементов И, причем.в каждом узле формировани  сигналов записи микрокоманды и считывани  операндов результата выход триггера соединен с первыми входами элементов И и элементов И группы, выходы которых  вл ютс  соответственно выходом устройства дл  подключени  к входу сигнала записи микрокоманды и группой выходов устройства дл  подключени  к группе входов сигналов считывани  операндов соответствующего расширител , адресный вход блока пам ти соединен с информационным выходом магистрального приемопередатчика, а i-й выход (i 1,k) - с информационным входом триггера i-ro узла формировани  сигналов записи шкpoкo- Манды и считывани  операндов результата , входы сброса и синхронизации которого соединены соответственно с входами начальной установки и признака адреса данных устройства, вторые входы элементов И группы i-ro узла формировани  сигналов записи микрокоманды и считывани  операндов результата соединены с выходами соответствующих одновибраторов, выход одновибратора записи микрокоманды соединен с вторыми входами элементов И узлов формировани  сигналов записи микрокоманды и считываний операндов результата.

   ЛА Адресу СИЛ л .

   1SOHC

   ввод

   /rti/i

   Affp 5/7

   п

   г1Я7/У mi/z

   ewx.5/7;

   ВьП.бпГ Bifin.mp. Х

   . Г// X

   X

   ВМА.ИШ

   X

   5 /xff72 X

   X

   хи :xL

   2XZ

   Фиг. 2

   Фиг.3