SU1272310A1 - Линейный интерпол тор - Google Patents

Abstract

Изобретение относитс  к области вы числительной техники и может быть исполь .зовано в устройствах вывода гра4)ической информации из ЭВМ. Целью изобретени   вл етс  повышение быстродйстви  и точное ти интерпол тора. Интерпол тор содержит .сумматор, регистр, формирователь импульсов , счетчик импульсов, триггер, элементы И и ИЛИ. При этом формирователь импульсов содержит RS-триггер, элемент И и задающий генератор. При этом сумматор выполнен как регистр и комбинационный сумматор. Начальна  установка сумматора в состо ние, равное половине модул  суммировани , позвол ет повысить точность интерпол ции в два раза, т.к. при выполнении раздельных шагов максимальна  погрешность шага приближаетс  к шагу дискретизации, а в данном случае - к половине шага. Замена двух раздельных шагов одним совмещенным приводит к повышению быстродействи  интерпол тора. Т.к. количество совмещенных шагов равно малому приращению (МП), то уменьшение времени интерпол ции составл ет величину МП - At. Применение такого интерпол тора нар ду с простотой реализации позвол ет повысить быстро о действие устройств вывода графической информации из ЭВМ, повысить качество вос (Л производимых отрезков или сократить разр дность устройств обработки графической информации с сохранением той же точности . 2 з.п. ф-лы, 4 ил. 1 табл. ьо 1C 00

Description

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах вывода графической информации из ЭВМ. Цель изобретени  - повышение быстродействи  и точности интерпол тора. На фиг. 1 представлена блок-схема предлагаемого линейного интерпол тора; на фиг. 2 - отрезок воспроизводимой пр мой; на фиг. J - сумматор; на фиг. 4 - формирователь импульсов. Интерпол тор (фиг. I) содержит сумматор 1, регистр 2, формирватель 3, импульсов , счетчик 4 импульсов, триггер 5, элементы И 6-9, элементы ИЛИ 10 и II, входы 12-16 и выходы 17 и 18 интерпол тора . Формирователь 3 импульсов содержит RS-триггер 19, генератор 20 задающих импульсов и элемент И 21. Сумматор 1 состоит из регистра 22 и комбинационного сумматора 23. Линейный интерпол тор работает еледующим образом. В основе работы интерпол тора лежит работа цифрового интегратора параллель . ного переноса. При этом по координате с больщим приращением импульсы поступают в каждый тактовый момент времени, а по координате с меньшим приращением - во врем  по влени  переполнени  сумматора 1, представл ющего собой цифровой интегратор параллельного переноса. Сумматор 1 формирует равномерную импульсную последовательность в случае, когда он предварительно устанавливаетс  в состо ние, равное половине модул  суммировани . Пусть БП - большее приращение, МП меньщее приращение. Так как по координате с БП импульсы поступают в каждый тактовый момент времени за врем , равное в тактах БП, по координате с МП должно поступить количество импульсов, равное МП. Ввиду того, что за цикл работы цифрового интегратора а на выходе интегратора сформировано N импульсов (N - управл ющий код интегратора), необходимо подобрать такой управл ющий код, который за количество тактов, равное БП, позвол ет сформировать на выходе количество импульсов , равное МП. Такой управл ющий код определ етс  из соотнощений Перед началом работы интерпол тора управл ющий код, определ емый соотнощением (1), по входам 12 заноситс  в регистр 2. Сумматор 1 по входу 16 устанавливаетс  в состо ние, равное половине модул  суммировани . В счетчик 4 по входам 14 заноситс  дополнительный код БП (БПлоп). В триггер. 5 по входу 15 заноситс  признак БП (I при и О при , где ДХ и ДУ - приращени  координат ). В начальном состо нии формирователь 3 импульсов импульсы не формирует. Работа интерпол тора начинаетс  с поступлением по входу 13 сигнала «Пуск на вход формировател  3 импульсов, который начинает формировать опорную импульсную последовательность. С каждым тактовым импульсом, поступаю1цим с выхода формировател  3 импульсов на второй вход сумматора 1, управл ющий код N из регистра 2 поступает в сумматор 1, где суммируетс  с содержимым сумматора 1. Если триггер 5 в единичном состо нии (), на выход 17 интерпол тора (по оси ОХ) приращени  выдаютс  в каждый тактовый момент времени с выхода формировател  3 импульсов через элемент И 6 и элемент ИЛИ 10. На выход 18 интерпол тора (по оси OY) импульсы поступают с выхода переполнени  сумматора 1 через элемент И 9 и элемент ИЛИ 11. Если же триггер 5 в нулевом состо нии (), в каждый тактовый момент времени импульсы поступают с выхода формировател  импульсов через элемент И 8 и элемент ИЛИ 11 на выход 18 интерпол тора (по оси OY). На выход 17 интерпол тора (по оси ОХ) импульсы поступают с выхода переполнени  сумматора 1 через элемент И 7 и элемент ИЛИ 10. Импульсы с выхода формировател  3 импульсов, поступающие на второй вход счетчика 4, с каждым импульсом увеличивают состо ние счетчика 4 на единицу. Импульс переполнени  счетчика 4, поступающий на второй вход формировател  3 импульсов, останавливает формирование импульсов . Интерпол ци  отрезка пр мой окончена . В качестве примера рассматривают интерпол цию отрезка пр мой при ДХ И, ДУ 3 и при работе в двоичной системе счислени : а 2 где п - разр дность сумматора. Пусть п 4. В соответствии с равенством (-1) управл ющий код N 0100. Дополнительный код БП 0101. В соответствии с описанной работой схемы состо ни  сумматора 1, счетчика 4, а также выходные сигналы интерпол тора дл  рассматриваемого примера приведены в таблице . Каждой строчке, кроме начальной, соответствует один такт. Отрезок воспроизводимой пр мой дл  этого примера приведен на фиг. 2.

Сумматор Счетчик Выходные сигналы

Claims (3)

1. Регистр 22 выполнен на основе синхронных D-триггеров. Перед началом работы интерпол тора регистр, вход щий в состав сумматора, устанавливаетс  в состо ние, равное половине модул  суммировани . Это обеспечиваетс  подачей сигналов на установочные входы триггеров, причем значение сигналов на установочных входах  вл етс  активными только во врем  установки. В качестве комбинационного сумматора 23 могут быть использованы, например, микросхемы . При поступлении по входу 13 сигнала «Пуск RS-триггер 19 устанавливаетс  в состо ние логической единицы, что разрешает передачу импульсов от задающего генератора на выход блока. При возникновении импульса переполнени  счетчика 4 триггер 19, вход щий в состав формировател  3 импульсов, устанавливаетс  в состо ние логического нул  и запрещает передачу импульсов на выход. Формула изобретени  . Линейный интерпол тор, содержащий счетчик импульсов, первый элемент ИЛИ, регистр , входы которого  вл ютс  первыми входами линейного интерпол тора, а выходы соединены с первыми входами сумматора, первые входы счетчика импульсов соединены с вторыми входами линейного интерпол тора , отличающийс  тем, что, с целью повышени  быстродействи  и точности интерпол тора , в него введены формирователь импульсов, второй элемент ИЛИ, триггер и четыре элемента И, выходы которых попарно через первый и второй элементы ИЛИ соответственно соединены с первым и вторым выходами линейного интерпол тора, вход «Пуск интерпол тора соединен с первым входом формировател  импульсов, второй вход которого подключен к выходу счетчика импульсов, а выход - к второму входу счетчика импульсов, к второму входу сумматора и к первым входам первого и третьего элементов И, первые входы второго и четвертого элементов И соединены с выходом сумматора, второй вход первого элемента И соединен с вторым входом четвертого элемента И и с пр мым выходом триггера, инверсный выход которого подключен к вторым входам второго и третьего элементов И, четвертый вход линейного интерпол тора соединен с входом триггера, а п тый вход - с третьим входом сумматора . 2. Интерпол тор по п. 1, отличающийс  тем, что сумматор содержит комбинационный сумматор и регистр, выходы которого соединены с первыми входами комбинационного сумматора, подключенного вторыми входами к первым входам сумматора, вторые входы которого соединены с установочными входами регистра, подключенного управл ющими входами к входу «Пуск сумматора, выход переноса комбинационного
2. сумматора соединен с выходом блока, а С-выходы - с D-входами регистра.
3. 3. Интерпол тор по п. I, отличающийс  тем, что формирователь импульсов содержит RS-триггер, элемент И и генератор задающих импульсов, выход которого соединен с

   первым входом элемента И, выход которого  вл етс  выходом формировател , а второй вход соединен с выходом RS-триггера, первый установочный вход которого соединен с третьим входом интерпол тора, а второй установочный вход - с вторым входом блока.