SU1179342A1

SU1179342A1 - Устройство дл восстановлени работы процессора

Info

Publication number: SU1179342A1
Application number: SU843688169A
Authority: SU
Inventors: Александр Петрович Запольский; Владислав Михайлович Пронин; Владимир Семенович Хамелянский; Борис Вульфович Цесин
Original assignee: Предприятие П/Я М-5339
Priority date: 1984-01-09
Filing date: 1984-01-09
Publication date: 1985-09-15

Abstract

УСТРОЙСТВО ДЛЯ ВОССТАНОВЛЕНИЯ РАБОТЫ ПРОЦЕССОРА, содержащее блок локальной пам ти, буферный регистр, регистр повторени , коммутатор, регистр ошибок, первый элемент ИЛИ и дешифратор микрокоманд, причем вход дешифратора микрокоманд соединен с входом микрокоманд устройства, соответствующие выходы дешифратора микрокоманд св заны с входами разрешени записи регистра ошибок и блока локальной пам ти, выход, синхронизирующий вход и информационный вход которого соединены соответственно с информационным входом буферного регистра , входом синхронизации устройства и первым выходом коммутатора, информационный вход которого соединен с выходом регистра повторени , информационный вход которого св зан с выходом буферного регистра , вход ошибки устройства соединен с информационным входом регистра ошибок, выход которого соединен с входом первого элемента ИЛИ, отличающеес тем, что, с целью расширени функциональных возможностей устройства путем обеспечени возможности использовани оборудовани в диагностическом режиме работы процессора, в него введены второй элемент ИЛИ, четыре триггера и шесть элементов И, причем выходы соответствующих разр дов дешифратора микрокоманд соединены с первым входом первого элемента И, единичным и нулевым входами первого триггера, первым входом второго элемента И, )-входом второго триггера , С-вход и пр мой выход которого св заны соответственно с входом синхронизации устройства и вторым входом второго элемента И, выход которого соединен с D-BXOдом третьего триггера, С-вход которого св зан с входом синхронизации устройства, выход третьего триггера соединен с инверсным входом третьего элемента И и первым входом четвертого элемента И, второй вход которого соединен с входом синхронизации устройства, пр мой вход и выход третьего элемента И Q соединены соответственно с входом синхроS низации устройства и входом разрешени записи буферного регистра, выход четвертого (Л элемента И соединен с первым входом второго элемента ИЛИ и первым входом п того элемента И, второй вход и выход которого соединены соответственно с пр мым выходом первого триггера и первым входом четвертого триггера, / -вход которого соединен с пр мым выходом первого триггера, пр мой выход четвертого триггера соединен с инверсным входом первого элемента И, первым управсо со л ющим входом коммутатора и первым инверсным входом шестого элемента И, второй ьо инверсный и третий пр мой входы и выход которого соединены соответственно с выходом первого элемента ИЛИ, входом синхронизации устройства и вторым входом второго элемента ИЛИ, выход которого соединен с входом разрешени записи регистра повторени , выход первого элемента И соединен с вторым управл ющим входом коммутатора , второй выход которого соединен с выходной шиной устройства.

Description

Изобретение относитс к вычислительной технике и может быть применено в процессорах малой и средней производительности с реализованным режимом диагностики.

Цель изобретени - расширение функциональных возможностей устройства путем обеспечени возможности использовани оборудовани в диагностическом режиме работы процессора.

На фиг. 1 приведена структурна схема устройства; на фиг. 2 - временна диаграмма работы устройства.

Устройство дл восстановлени работы процессора содержит блок 1 локальной пам ти , буферный регистр 2, регистр 3 повторени , коммутатор 4, дешифратор 5 микрокоманд , первый / 5-триггер 6, второй -триггер 7, третий / -триггер 8, четвертый триггер 9, первый 10, второй II, третий 12, четвертый 13, п тый 14 и шестой 15 элементы И, первый элемент ИЛИ 16, вход 17 микрокоманд устройства, вход 18 синхронизации устройства, выходную шину 19 устройства , вход 20 ошибки устройства, регистр 21 ошибок, второй элемент ИЛИ 22.

Устройство работает под управлением микрокоманды, код которой через вход 17 микрокоманд устройства поступает на дешифратор 5 микрокоманд. Кажда микрокоманда задает два операнда в блоке 1 локальной пам ти и функцию над операндами. Запись результата производитс по адресу одного из операндов.

Устройство работает в двух режимах: диагностическом и обработки команд.

Диагностический режим задаетс установкой первого У 5-триггера 6 в единичное состо ние при дешифрации соответствующей микрокоманды.

В процессе выполнени диагностических процедур требуетс имитировать ситуации, которые в режиме обработки команд вл ютс запрещенными, например, ошибки блоков . Дл этого генерируютс специальные сигналы, поступаюшие по выходной шине 19 устройства в узлы и блоки процессора.

Код диагностического воздействи формируетс в блоке 1 локальной пам ти и подаетс на второй выход коммутатора 4 при выполнении специальной микрокоманды. При дешифрации этой микрокоманды производитс установка второго / -триггера 7 в единичное состо ние (фиг. 2) и требуемый код считываетс из блока 1 локальной пам ти и заноситс в буферный регистр 2 по сигналу с выхода четвертого элемента И 13 через вход разрешени записи буферного регистра 2 при нулевом состо нии третьего /)-триггера 8. Во второй фазе выполнени этой микрокоманды производитс установка третьего D-триггера 8 в единичное состо ние, которое блокирует изменение содержимого буферного регистра 2 путем блокировки подачи строба через четвертый элемент И 13 и разрешает прием информации в регистр 3 повторени

из буферного регистра 2 путем выдачи строба через п тый элемент И 14 и первый элемент ИЛИ 16 на вход разрешени записи регистра 3 повторени .

5 Кроме этого, производитс через открытый третий элемент И 12 установка четвертого триггера 9 в единичное состо ние, которое блокирует подачу строба на вход разрешени записи регистра 3 повторени через шестой элемент И 15 и первый элемент ИЛИ 16,

0 а также блокирует возможность микропрограммно управл ть коммутатором 4, закрыва второй элемент И 11, и выдает управл ющий сигнал дл выдачи через коммутатор 4 содержимого регистра 3 повторени .

г Информаци на выходной шине 19 устройства в диагностическом режиме сохран етс до тех пор, пока не будет выполнена аналогична микрокоманда, измен юща содержимое регистра 3 повторени .

0 Сброс диагностического режима осуществл етс установкой первого / 5-триггера 6 в нулевое состо ние при дешифрации соответствующей микрокоманды. Установка в нулевое состо ние первого 5-триггера 6 вызывает установку в нулевое состо ние четвертого триггера 9, после чего разрешаетс подача стробов на вход разрешени записи регистра 3 повторени через шестой элемент И 15 и первый элемент ИЛИ 16. Кроме этого, разрешаетс микропрограммно

Q управл ть коммутатором 4.

Режим обработки команд обеспечиваетс нулевым состо нием первого 5-триггера 6. В режиме обработки команд дл восстановлени работоспособности процессора требуетс сохран ть содержимое операнда, который адресуетс микрокомандой и выбираетс из блока локальной пам ти 1 дл обработки , так как по адресу этого операнда производитс запись результата выполнени микрооперации. Поэтому в первой фазе (фиг. 2) выполнени каждой микрокоманды

операнд из блока 1 локальной пам ти записываетс в буферный регистр 2 по сигналу с выхода четвертого элемента И 13, подаваемого на вход разрешени записи буферного регистра 2.

Содержимое буферного регистра 2 записываетс в регистр 3 повторени во второй фазе выполнени микрокоманды, совмещенной с первой фазой следующей микрокоманды . После записи информации в регистр 3

0 повторени обновл етс содержимое буферного регистра 2. Информаци в регистр 3 повторени записываетс по сигналу с выхода шестого элемента И 15, поступающему на вход разрешени записи регистра 3 повторени через первый элемент ИЛИ 16.

5 Если в результате выполнени микрокоманды обнаружена ошибка, то устанавливаетс в единичное состо ние один из разр дов регистра 21 ошибок по сигналу, поступающему на вход ошибки 20 устройства. При установке одного из разр дов регистра 21 ошибок в единичное состо ние единичный сигнал с выхода второго элемента ИЛИ 22 блокирует подачу стробирующих сигналов на вход разрешени записи регистра повторени 3 через шестой элемент И 15 и первый элемент ИЛИ 16. Таким образом в регистре 3 повторени сохран етс операнд, относ щийс к микрокоманде, выполненной со сбоем.

Дл восстановлени содержимого блока 1 локальной пам ти выполн етс микрокоманда записи содержимого регистра 3 повторени в блок 1 локальной пам ти, после чего производитс установка регистра 21 ошибок

в нулевое состо ние. В результате установки регистра 21 ошибок в нулевое состо ние снимаетс блокировка стробов, подаваемых на вход разрешени записи регистра 3 повторени и устройство продолжает работу, как описано выше.

Таким образом, устройство дл восстановлени работы процессора в режиме обработки команд обеспечивает запоминание операнда, который затем используетс дл восстановлени состо ни процессора после сбо , а в диагностическом режиме используетс дл генерации специальных диагностических воздействий, например, формирование ошибок, запуск часов, установка диагностических режимов блоков и т. д.

«NJ

oJ

to

(v

ns

Ci

ci

CiСЭ

QJQj

JM

5e

rt(

оз

55

53

OQCQ

Claims

УСТРОЙСТВО ДЛЯ ВОССТАНОВЛЕНИЯ РАБОТЫ ПРОЦЕССОРА, содержащее блок локальной памяти, буферный регистр, регистр повторения, коммутатор, регистр ошибок, первый элемент ИЛИ и дешифратор микрокоманд, причем вход дешифратора микрокоманд соединен с входом микрокоманд устройства, соответствующие выходы дешифратора микрокоманд связаны с входами разрешения записи регистра ошибок и блока локальной памяти, выход, синхронизирующий вход и информационный вход которого соединены соответственно с информационным входом буферного регистра, входом синхронизации устройства и первым выходом коммутатора, информационный вход которого соединен с выходом регистра повторения, информационный вход которого связан с выходом буферного регистра, вход ошибки устройства соединен с информационным входом регистра ошибок, выход которого соединен с входом первого элемента ИЛИ, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем обеспечения возможности использования оборудования в диагностическом режиме работы процессора, в него введены второй элемент ИЛИ, четыре триггера и шесть элементов И, причем выходы соответствующих разрядов дешифратора микрокоманд соединены с первым входом первого элемента И, единичным и нулевым входами первого триггера, первым входом второго элемента И, D-входом второго триггера, С-вход и прямой выход которого связаны соответственно с входом синхронизации устройства и вторым входом второго элемента И, выход которого соединен с D-входом третьего триггера, С-вход которого связан с входом синхронизации устройства, выход третьего триггера соединен с инверсным входом третьего элемента И и первым входом четвертого элемента И, второй вход которого соединен с входом синхронизации устройства, прямой вход и выход третьего элемента И соединены соответственно с входом синхронизации устройства и входом разрешения записи буферного регистра, выход четвертого элемента И соединен с первым входом второго элемента ИЛИ и первым входом пятого элемента И, второй вход и выход которого соединены соответственно с прямым выходом первого триггера и первым входом четвертого триггера, R-вход которого соединен с прямым выходом первого триггера, прямой выход четвертого триггера соединен с инверсным входом первого элемента И, первым управляющим входом коммутатора и первым инверсным входом шестого элемента И, второй инверсный и третий прямой входы и выход которого соединены соответственно с выходом первого элемента ИЛИ, входом синхронизации устройства и вторым входом второго элемента ИЛИ, выход которого соединен с входом разрешения записи регистра повторения, выход первого элемента И соединен с вторым управляющим входом коммутатора, второй выход которого соединен с выходной шиной устройства.

SU .... 1179342 >