SU1242943A1 - Микропрограммное устройство управлени /его варианты/ - Google Patents
Микропрограммное устройство управлени /его варианты/ Download PDFInfo
- Publication number
- SU1242943A1 SU1242943A1 SU843722095A SU3722095A SU1242943A1 SU 1242943 A1 SU1242943 A1 SU 1242943A1 SU 843722095 A SU843722095 A SU 843722095A SU 3722095 A SU3722095 A SU 3722095A SU 1242943 A1 SU1242943 A1 SU 1242943A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- information
- inputs
- register
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Изобретение относитс к микропрограммным устройствам управлени и может быть использовано при построении управл ющих систем и микропрограммных автоматов. Целью изобретени вл етс сокращение объема оборудовани . С этой целью первый вариант выполнени устройства содержит, кроме блока посто нной пам ти, счетчика адреса, регистра микрокоманд и мультиплексора условий, также два элемента И, элемент ИЛИ и элемент НЕ. Второй вариант устройства содержит, кроме блока посто нной пам ти, регистра адреса, регистра микрокоманд и муль- типлексора условий, также коммутатор, триггер, элемент ИЛИ, три элемента И, три элемента НЕ и сумматор.. 2 с.п. ф-лы, 4 ил. i (Л 4 1C СО 4 00
Description
Изобретение относитс к микропрограммным устройствам управлени и наиболее эффективно может использовано в вычислительной технике, например в ЭВМ, при построении управл ющих систем, а также микропрограммных автоматов и особенно эффективно при использовании микрокоманд с соизмеримыми адресными и операционными част ми ,
Целью изобретени вл етс сокращение объема оборудовани за счет такого аппаратного построени каждого варианта устройства, которое позвол ет в каждом из них исполь зовать единый способ адресации как условных так и неусловных м укрокоманд.
На фиг.1 приведена функциональна схема первого варианта выполнени устройства; на фиг. 2 - функщюналь- на схема второго варианта вьтолне- ни устройства; на фиг.З - временна диаграмма работы первого варианта выполнени устройства; на фиг,. 4 - временна диаграмма работы второго ва- рианта вьтолнени устройства.
Микропрограммное устройство управлени по первому варианту (фиг.1) содержит блок 1 посто нной пам ти микрокоманд , вход которого соединен с выходом счетчика 2 адреса, а выход - с информационными входами регистра 3 микрокоманд и счетчика 2 адреса, ryльтиплeкcop 4 условий, выход которого соединен с одним из входов элемента И 5, элемент , И 6, один из входов которого соединен с выходом элемента НЕ 7, вход которого соединен с выходом мультиплексора 4 усл:овий, и элемент ИЛИ 8, один из входов которого соединен с выходом элемента И 5, а выход - с входом +1 счет ика 2 адреса, вход установки в О которого вл етс входом 9 запуска устройства . Устройство имеет также синхро- вход 10 первого тактового сигнала, соединенный с входом записи (синхро- входом) регистра 3 микрокоманд, син- хровход 11 второго тактового сигнала соединенный с вторым входом элемента 8, синхровход 2 третьего Тестового сигнала, соединенный с вторыми входами элементов-И 5 и 6, группу входов 13 условий, соединенную с входами условий (информационными входами) мультиплексора 4, и информационный выход 14, соединенный с второй группой выходов регистра 3.
Микропрограммное устройство управлени по второму варианту содержит (фиг.2) блок 1 посто нной-пам ти, информационный выход которого соединен с информационным входом регистра 3 микрокоманд, мультиплексор 4 условий , адресный вход которого соединен с группой выходов регистра 3 микрокоманд , а выход - с одним из входов
0 элемента И 5 непосредственно, а с одним из входов элемента И 6 - через элемент НЕ 7. Устройство содержит также элемент ИЛИ 8 и ;нмеет вход 9 начального за5 пуска, с:ннхровходы 10, 11 и 12 соответственно пер)зого, второго и третье - го тактовых сигналов, группу входов 13 условий, соединенных с информаци- онными входами мультиплексора 4, ин0 формационный в,гход 14, соединенный с группой выходов регист.ра 3 микрокоманд , регистр 15 адреса, информационный вход которого соединен с информа- ционш)1м выходом коммутатора 16, а
5 рход параллельной записи (синхровход ) - с выходом элемента 8, сумматор 17, выход которого соединен с первым информационным входом коммутатора 16, триггер 18, единичный выход
0 которого соединен с управл ющим входом коммутатора 16, второй информационный вход которого соединен с выходом блока 1 пам ти; Устройство имеет , кроме того,, элементы НЕ 19 и 20,
5 управл юпщй вькод 21, соединенный с выходом элемента И 6 и информационным входом триггера 18, и элемент И 22.
Микропрограммное устройство управлени по первому варианту работает слёдующШ 1 образом.
При поступл€ нии сигнала запуска по входу 9 устройства счетчик 2 адреса устанавливаетс в нулевое состо ние . По нулевому выходному состо нию
счетчика 2 в блоке 1 пам ти выбираетс нулева л шейка ( чейка), содержимое которой с выхода блока 1 поступает на информационные входы регистра 3 и счетчика 2. При этом по входу 10 устройства на вход параллельной записи (синхровход) регистра 3 поступает тактовый сигнал Си1 (фиг.З), по которому содержимое нулевой Л1гнейки блока 1 переписьшаетс в
5 регистр 3. Причем, пока на входе 9 устройства присутствует сигнал запуска , никакие тактовые сигналы, кроме Си, в устройство не поступают.
Рассмотрим работу устройства (вариант 1) при выполнении неусловной микрокоманды. При сн тии сигнала запуска с входа 9 устройство синхронизации (не показано) начинает вьфаба- тьгеать последующие тактовые сигналы. При поступлении на вход 11 второго тактового сигнала Си2 (из устройства синхронизации) содержимое счетчика 2 увеличиваетс на единицу. Сформированный таким образом в счетчике 2 адрес представл ет собой адрес следующей микрокоманды текущей микропрограммы , по которому в блоке 1 выбираетс следующа линейка (микрокоманда ) . Содержимое этой линейки поступает на информационный вход регистра 3 и по Си1 (вход 10 устройства) пере- письгоаетс в регистр 3. Следовательно , смена микрокоманд в микропрограммном .устройстве управлени происходит по тактовому сигналу Си1, поступающему по входу 10 устройства, а цикл микрокоманды в этом случае включает два тактовых сигнала: Си1 и Си2.
Рассмотрим процесс формировани адреса следзпощей микрокоманды дл случа , когда вьтолн ема микрокомана условна . При этом код услови выполн емой микрокоманды с выхода регистра 3 поступает на адресный вход (вход А) мультиплексора 4. Одновреенно код услови с выхода 14 постуает в устройство синхронизации, в езультате чего на выходе устройства инхронизации за вторым тактовым сигналом Си2 формируетс третий такто- вый сигнал СиЗ, который поступает на один из входов элементов 5 и 6 и имеет длительность, меньшую, чем врем выборки очередной линейки в блоке 1. При выполнении условной микрокоманды в устройстве возможны две ситуации: условие выполн етс или не вьшолн ет- с .
Условие выполн етс , если коду, поступающему с выхода регистра 3 на адресный вход мультиплексора 4, соответствует сигнал логической 1 на соответствующем входе из группы входов 13 условий устройства. В этом случае при поступлении тактового сигнала Си2 по входу 11 устройства на один из входов элемента 8 на выходе последнего по вл етс сигнал логической 1 с длительностью, равной длительности второго тактового сигнала Си2. Значение счетчика 2 увеличиваетс на единицу. Так как условие выполн етс , то на выходе мультиплексора 4 присутствует сигнал логической 1. С поступлением следующего
5 (третьего) тактового сигнала СиЗ по выходу 12 устройства значение счетчика 2 увеличиваетс (во второй раз на данной микрокоманде) на единицу. Таким образом, за один машинный цикл
10 содержимое счетчика 2 увеличиваетс на два. И это увеличенное на два содержимое счетчика 2 вл етс адресом следующей микрокоманды дл случа , когда выполн ема микрокоманда yets ловна и данное условие выполн етс . Если условие не выполн етс , т.е. код услови с выхода регистра 3 на адресный вход мультиплексора 4 и вход устройства синхронизации посту20 пает, а на соответствующем входе из группы входов 13 сигнал логической I отсутствует, при поступлении тактового сигнала Си2 на вход элемента 8 сигнал логической 1 с выхода эле5 мента 8 постзтает на вход -ь счетчика 2 и увеличивает его содержимое на единицу. По данному выходному состо нию счетчика 2 в блоке 1 выбирает- . с соответствующа линейка, содержи0 мое которой поступает на информационные входы регистра 3 и счетчика 2. При поступлении третьего тактового сигнала СиЗ по входу 12 устройства на выходе элемента И 5 сохран етс сигнал логического О, а на выходе элемента И 6 устанавливаетс сигнал логической I, который поступает на вход параллельной записи счетчика 2, по которому содержимое выхода блока
„ 1 переписьшаетс в счетчик 2 по его информационному входу.Сформированный таким образом в счетчике 2 адрес представл ет собой адрес следующей за вьшолн емой микрокоманды дл слу- 5 ча , когда выполн ема микрокоманда условна , но условие не вьтолн етс . По этому адресу в блоке 1 выбираетс соответствующа линейка, котора может располагатьс фактически в любом Q месте блока 1.
Устройство обеспечивает также возможность организации безусловных переходов . В этом случае используетс один из входов входов 13 и, 5 следовательно, код, соответствующий этому входу.
Устройство по второму варианту работает следующим образом.
5
Сигнал запуска по входу 9 устройства устанавливает регистр 15 в исходное состо ние, а триггер 18 - в нулевое состо ние. По исходному выходному состо нию регистра 15 в блоке 1 выбираетс соответствующа линейка (микрокоманда) , содер;гсимое ко- ,торой поступает на информационный вход регистра 3 и на один из информационных входов коммутатора 16, В момент запуска устройства в него поступают только тактовые сигнгзлы Си (фиг,4), По переднему фронту тактового сигнала Си1 по входу 10 содержимое выхода блока 1 переписьпзаетс в регистр 3 и поступает на 14 устройства. Код исходного состо ни на выходе регистра 15 устанавливающийс в нем в момент запуска устрой- .ства, поступает, кроме того, на группу входов А сумматора 17. При этом выходное состо ние сумматора представл ет собой арифметическ /ю сумму сигналов, поступающих на его информационные входы А и В и вход переноса Р, т, е, А + В + 1 ,
Микрокоманды, закодированные в блоке 1 и поступающие в регистр 3, дел тс на условные и неусловные. При вьшо нении неусловной микрокоманды на выходах 2-3 регистра 3 присутствует сигнал логического О, а при выполнении условной микрокоманды - сигнал логической 1, при этом код услови на входе 13 может присутствовать или отсутствовать (I или О),
Рассмотрим работу устройства дл случа , когда выбранна и переписанна по Си в регистр 3 микрокоманда .неусловна , т.е, признак услови на выходах 2-3 равен логическому О, Следовательно, ка группе входов Б сумматора 17 и на информационном входе триггера 18 присутств тот сигналы логического О, Нулевое выходное состо ние триггера 18 переключает выход коммутатора 16 на его вход 16-2, следовательно, на информационном входе регистра 15 присутствует выходное состо ние сумматора 17, которое paSHo в этом случае А + Р, т,е. А .+ 1, и представл ет собой увеличенный на единицу адрес вьшолн е- мой микрокоманды, -Сформированный таким образом адрес следующей микроко- .чанды с поступлением переднего фронта тактового сигнала Си2 через регистр 15 поступает на вход блока 1 ;ут выбора следующей микрокоманды, 5 фронтом тактовый сигнал Си2 подтверждает нулевое выходное состо ние триггера 18, Следовательно, при вьтолнении неусловной микрокоманды осуществл етс естественный (по +1) iO способ адресации, т.е. адрес следующей микрокоманды равен увеличенному на единицу адресу выполн емой микрокоманда . Смена микрокоманд в устройстве в этом случае происходит по так- 5 товому сигналу Си1, поступающему на вход пар.зллельнрй записи регистра 3, а цикл микрокоманды включает два тактовых сигнала: Си1 и Си2.
При вьтолнении условной микроко0 манды на выходах 2-3 регистра 3 присутствует сигн.ал логической 1, а код услови на входе 13 присутствует или отсутствует (условие вьшолн етс 1-ши не вьшолн етс ) , Пусть условие
на входе 13, соответствующее коду услови , поступающему на адресный вход мультиплексора 4, отсутствует. На выходе г гультиплексора 4 условий в этом случае присутствует сигнал логическо0 го О, В результате на выходе элемента И 5 присутствует сигнал логического О, который поступает на младший разр д группы входов В сумматора 17, а на выходе элемента И 6
5 присутствует сигнал логической 1, поступарций на информационный вход триггера 18 и на управл ющий выход 21 устройства. Только при наличии сигнала логической 1 на выходе 2I
0 устройства устройство синхронизации вырабатьгоает следующий (третий) тактовый сигнал, поступающий в устройство вслед за Си2. С поступлением Си2 по входу 1 устройства код выходного
5 состо ни сумматора 17 равный А +1, через коммутатор 16 поступает на информационный вход регистра 15 и по переднем г фронту Си2 переписьшаетс в него. Задним фронтом Си2 триггер
0 18 переключаетс в единичное состо ние , так как на его информационном входе присутствует сигнал, логической 1, Единичное состо ние триггера 18 переключает выход коммутатора 16 на
5 его вход 16-1. Код выходного состо ни блока 1 представл ет собой в этот момент содер симое линейки, выбранной в блоке 1 по последнему выход
ному состо нию регистра 15, равному А + 1, Этот код выходного состо ни блока 1 по входу 16-1 коммутатора 16 поступает на информационный вход ре- гистра 15. С поступлением следзтощего тактового сигнала СиЗ по входу 12 устройства на вход параллельной записи регистра 15 код выходного состо ни блока 1 переписьшаетс в регистр 15 и поступает на вход блока 1 дл выбора операционной части следующей микрокоманды. Одновременно (по СиЗ) триггер 18 возвращаетс в исходное состо ние.
Таким образом при вьтолнении условной микрокоманды и отсутствии услови на входе 13 адрес следующей микрокоманды выбирают в блоке пам ти 1 по увеличенному на единицу адресу вьтолн емой микрокоманды, а затем по полученному таким образом адресу следующей микрокоманды выбирают в блоке 1 операционную часть зтой микрокоманды . Смена микрокоманд в блоке 1 происходит в зтом случае по тактовому сигналу Си1, поступающему по входу 10 устройства на вход параллельной записи регистра 3, а цикл микрокоманды в этом случае включает три тактовых сигнала: Си 1, Си2 и СиЗ.
Рассмотрим работу устройства при вьтолнении условной микрокоманды дл случа , когда условие, соответствующее коду услови , поступающему на ад- ресньй вход мультиплексора 4, н етс , т.е. на выходе мультиплексора 4 присутствует сигнал логической 1. Предположим, что микрокоманда, выбранна и переписанна по переднему фронту Си1 в регистр 3, условна , т.е. на выходах 2-3 регистра 3 присутствует сигнал логической 1. В результате на выходе элемента И 5 устанавливаетс сигнал логической 1, который поступает на младщий разр д группы входов В сумматора 17, остальные разр ды этой группы входов соединены посто нно с щиной нулевого потенциала устройства (т.е. равны логическому О). На выходе элемента И 6 присутствует сигнал логического О, который поступает на информационный вход триггера 18 и на управл ющий выход 21 устройства. Выходное состо - ние сумматора 17 в этом случае равно ,А + В «- Р, т.е. равно А + 2. С поступлением тактового сигнала Си2 по
20
5
jg t5
5
0
5
0
5
0
входу II устройства содержимое сум- т матора 17 через коммутатор 16 перепи- сьтаетс по переднему фронту Си2 в регистр 15 и поступает на вход блока I дл выбора следующей микрокоманды.
Таким образом при выполнении условной микрокоманды дл случа , когда условие на входе 13 присутствует, адрес следующей микрокоманды формируют путем увеличени на два адреса выполн емой микрокоманды. Смена микрокоманд в блоке I происходит в этом случае также по Си 1, а цикл микрокоманды включает два тактовых сигнала: Си1 и Си2.
Claims (2)
1. Микропрограммное устройство управлени , содержащее блок посто нной пам ти, счетчик адреса, регистр микрокоманд , мультиплексор условий, информационный и адресный входы которого соединены соответственно с входом условий устройства.и информационным выходом регистра микрокоманд синхро- вход, информационный вход и информационный выход регистра микрокоманд подключены соответственно к первому синхровходу устройства, информационному выходу блока посто нной пам ти и информационному выходу устройства, а информационньтй вход, выход и вход сброса счетчика адреса соединены соответственно с информационным выходом и адресным входом блока посто нной пам ти и входом запуска устройства , отличающеес тем, что, с целью сокращени объема оборудовани , оно содержит два элемента И, элемент ИЛИ и элемент НЕ, причем выход мультиплексора условий подключен к входу элемента НЕ и первому входу первого элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход и выход которого подключены соответственно к второму синхровходу устройства и счетному входу счетчика адреса, первый вход и выход второго элемента И соединены соответственно с выходом элемента НЕ и входом параллельной записи счетчика адреса, а вторые входы первого и второго элементов И подключены к тре- тьему синхровходу устройства.
2. Микропрограммное устройство управлени , содержащее блок посто нной
пам ти, регистр адреса, регистр микрокоманд , fyльтиплeкcop условий, информационный и адресные входы которого соединены соответственно с входом условий устройства и первым информационным выходом регистра микрокоманд синхровход, информационный вход и первый информационный выход регистра микрокоманд подключены соответственно к первому синхровходу устройства, информационному выходу блока посто нной пам ти и информационному выходу устройства , а вход сброса и выход регистра адреса соединены соответствен- но с входом запуска устройства и адресным входом блока посто нной пам ти , отличающеес тем, что, с целью сокращени объема оборудовани , оно содержит коммутатор, триггер, элемент ИЛИ,-три элемента И i три элемента НЕ и сумматор, вход переноса , первый и второй информационные входы -которого подключены соответственно к шине единичного потен- циала, выходу регистра адреса и выходу первого элемента И, первые входы первого и второго элемента И соединены с вторым информационным выходом регистра микрокоманд, вторые входы первого и второго элементов И .подключены к выходу мультиплексора условий и первого элемента НЕ, вход которого соединен с выходом мультиплексора условий , первый и второй входы и выход элемента ИЛИ подключены соответственно к второму и третьему синхровходам устройства и синхровходу регистра адреса , выход, первый и второй информационные входы и управл ющий вход коммутатора соединены соответственно с информационным входом регистра адреса , выходом сумматора, информацион- выходом блока посто нной пам ти и выходок триггера, синхровход, информационный вход и вход сброса которого подключены к выходам соответственно второго элемента НЕ, второго элемента И и третьего элемента И, первый и второй входы которого соединены соответственное выходом третьего- элемента НЕн входом запуска устройства , а входывторого и третьего элементов НЕподключены соответственнок второму и третьему синхровходамустройства
фи-г.1
Фиг, г
- -ПЛЛ1тш1Ш1 1пллллжш.
П Лn n rLJLJI
.LfmrLJ JL flП Л Л Г
Л
. л
-- t jyiJl-J1
///7I-- --
(f/e.J
jmimiuirijirinjiJiJiaii ,
JL
Jl
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843722095A SU1242943A1 (ru) | 1984-04-03 | 1984-04-03 | Микропрограммное устройство управлени /его варианты/ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843722095A SU1242943A1 (ru) | 1984-04-03 | 1984-04-03 | Микропрограммное устройство управлени /его варианты/ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1242943A1 true SU1242943A1 (ru) | 1986-07-07 |
Family
ID=21111810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843722095A SU1242943A1 (ru) | 1984-04-03 | 1984-04-03 | Микропрограммное устройство управлени /его варианты/ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1242943A1 (ru) |
-
1984
- 1984-04-03 SU SU843722095A patent/SU1242943A1/ru active
Non-Patent Citations (1)
Title |
---|
Майоров С.А., Новиков Г.И. Принципы организации цифровых машин.- М.: МашинострЬение, 1974, с.215-216, рис. 6.8. Майоров С.А., Новиков Г.И. Принципы организации цифровых машин.- М.: Машиностроение, 1974, с. 216-218, рис.6.9. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1541619A1 (ru) | Устройство дл формировани адреса | |
SU1242943A1 (ru) | Микропрограммное устройство управлени /его варианты/ | |
SU1716528A1 (ru) | Вычислительное устройство с совмещением операций | |
SU802963A1 (ru) | Микропрограммное устройство управле-Ни | |
SU1735878A1 (ru) | Устройство дл идентификации объектов распознавани | |
SU1125625A1 (ru) | Микропрограммное устройство управлени (его варианты) | |
SU1176346A1 (ru) | Устройство дл определени пересечени множеств | |
SU1034042A1 (ru) | Устройство дл контрол микропрограмм | |
SU1267415A1 (ru) | Микропрограммное устройство управлени | |
SU1429114A1 (ru) | Микропрограммное устройство управлени | |
SU1254487A1 (ru) | Устройство дл обнаружени конфликтов в процессоре | |
SU1136160A1 (ru) | Нанопрограммное устройство управлени | |
SU1020826A1 (ru) | Микропрограммное устройство управлени | |
SU1305771A1 (ru) | Устройство управлени буферной пам тью | |
SU1151961A1 (ru) | Устройство микропрограммного управлени | |
SU1045231A1 (ru) | Микропроцессор | |
SU1580360A1 (ru) | Микропрограммное устройство управлени | |
SU1605268A1 (ru) | Устройство дл распознавани образов | |
RU1774335C (ru) | Микропрограммное устройство управлени | |
SU1767500A1 (ru) | Микропрограммное устройство управлени | |
SU1550525A1 (ru) | Устройство дл сопр жени канала св зи с ЭВМ | |
SU1159020A1 (ru) | Микропрограммное устройство управлени (его варианты) | |
SU1667082A1 (ru) | Устройство мажорировани | |
SU1170457A1 (ru) | Микропрограммное устройство управлени | |
SU959078A1 (ru) | Микропрограммное устройство управлени |