SU1126955A1 - Асинхронное устройство приоритета - Google Patents
Асинхронное устройство приоритета Download PDFInfo
- Publication number
- SU1126955A1 SU1126955A1 SU833545519A SU3545519A SU1126955A1 SU 1126955 A1 SU1126955 A1 SU 1126955A1 SU 833545519 A SU833545519 A SU 833545519A SU 3545519 A SU3545519 A SU 3545519A SU 1126955 A1 SU1126955 A1 SU 1126955A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- request
- priority
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
АСИНХРОННОЕ УСТРОЙСТВО ПРИОРИТЕТА , содержащее два элемента НЕ, элемент задержки и триггер, причем первьй вход запроса устройства соединен с входом элемента задержки, пр мой выход триггера вл етс первым выходом устройства, о т л и Lчающеес тем, что, с целью повышени достоверности устройства и повышени его быстродействи , устройство содержит третий элемент НЕ, элемент И-НЕ, элемент ИПИ-НЕ, причем второй вход запроса устройства соединен с первым Влодом элемента ИЛИ-НЕ, и через первьм элемент НЕ - с входом установки в 1 триггера, тактовый вход которого соединен с выходом . элемента ИПИ-НЕ, второй вход которо .го через второй элемент НЕ соеди 1ен с выходом элемента И-НЕ, который вл етс вторым выходом устройства, информационньш вход триггера через & третий элемент НЕ соединен с первым входом устройствву первый и второй входы элемента соединены соответ iSSS ственно с выходом элемента задержки и с единичным выходом триггера. 11 ™ Л Щ W ; 1„. г Лчрл {, I I KcuaKtitEcacnv
Description
11 -Изобретение относитс к вычислительной технике и автоматике и может быть использовано в системах с общим полем запросов. Известно асинхронное приоритетное устройство, содержащее регистр индикации запросов, вспомогательный регистр, группы элементов и И, элемент НЕ ll . Недостатки известного ycTpoftcvва - большие аппаратурные затраты и сравнительно низкое быстродействие при работе в двухвходовом . Наиболее близким к предлагаемому вл етс двухвходовое устройство приоритета, содержащее первьш и второй элемент И, первьп1 и второй элементы НЕ, элемент задержки, триггер , Первьй вход устройства соединен с входом элемента задержки, выход которого соединен с первым входом . первого элемента И, выход первого элемента И соединен с входом первого элемента НЕ, выход которого соединен с первым входом второго элемента Недостатком данного устройства вл етс Низка достоверность функционировани в асинхронных системах когда не накладываютс ограничени па врем поступлени сигналов запроса по входам. Цель изобретени - повьшение достоверности и быстродействи устрой ства, Поставленна цель достигаетс тем, что в асинхронное зстройство приоритета, содержазцее два элемента НЕ, элемент задержки и триггер, причем первый вход запроса устройства соединен с входом элемента задержки пр мой вьпсод триггера вл етс первьм выходом устройства, введены третий элемент НЕ, элемент И-НЕ, эле мент ИЛИ-НЕ, причем второй вход запроса устройства соединен с первым входом элемента ИЛИ-НЕ и через парвый элемент НЕ - с входом установки в 1 триггера, тактовый вход которого соединен с выходом элемента , второй вход которого через второй элемент НЕ соединен с выходом элемента И-НЕ, которьй вл етс вто рым выходом устройства, информацион ньгй вход триггера через третий элемент НЕ соединен с первым входом устройства, первый и второй входы элемента И-НЕ соединены соответстве 52 но с выходом элемента задержки и с единичным выходом триггера. На чертеже представлена функциональна схема асинхронного устройства приоритета. Асинхронное устройство приоритета содержит элемент 1 задержки, элемент И-НЕ 2, элементы НЕ 3 и 4 элемент ИЛИ--НЕ 5. элемент НЕ 6, триггер 7, входы 8 и 9 и выходы 10 и 11 устройства , Устройство работает следующим образ ом, В исходном состо нии на входах 8 и 9 устройства присутствуют высокие потенциалы Сигнал с входа 8 передаетс через элемент 1 задержки с инверсией и на первом 10 выходе устройства установлен высокий .тотенила-ч, что соответствует отсутствию приоритета по первому каналу. На втором 11 выходе устройства также установлен высокий потенциал, соответствую Г1КЙ отсутствию приоритета по второму каналу, из-за наличи на гас щем входе низкого потенциала, установленного зторьм элементом НЕ 4. При пост У..Ленин на первьп- 8 вход устройства запроса низким уровнем на информационном входе динамического триггера 7 элементом НЕ 6 формируетс высокий поте21циал. При этом, в случае поступлени сигнала запроса на второй 9 вход устройства и фор2-ирова ш стробирующего сигнала на выходе элемента ИПИ-НЕ 5, динамический триггер 7 в нулевое состо ние, соответствующее приоритету второго канала , не устанавливаетс Сигнал запроса с первого 8 входа устройства через элемент 1 задержки с инвр- сией поступает на первый вход элемента И-НЕ 2, на второй вхол, которого поступает высокий потенциал с выхода динамического триггера 7, если он не установлен в нулевое состо ние. На выходе элемента И-НЕ 2 низким потенциалом cjjopMi-ipyeTCfj сигнал приоритета первого канапа, которьк через элемент НЕ 3 поступает на первьп у вход элемента ИЛИ-НЕ 5. При этом блокируетс прохождение сигнала запроса по второму каналу, а также обеспечиваетс формировавшие пеоедпе- го фронта сигнала запроса по второму каналу на элемент ИЛИ-НЕ 5, з случае, когда этот запрос поступш во вьтолнени запроса по первому каналу.
31
Передний фронт сигнала запроса, необходимый дл установки динамического триггера 7 в нулевое состо ние, формируетс после сн ти приоритета по первому каналу.
При поступлении на второй 9 вход устройства сигнала запроса, низким уровнем при отсутствии сигнала запроса на первом 8 входе устройства и сигнала приоритета на первом 10 выходе устройства, элемент ИЛИ-НЕ 5 формирует стробирующий сигнал динамического триггера 7, которым он устанавливаетс в нулевое состо ние, формиру , тем самым, сигнал приоритета на втором 11 выходе устройства. Сигналом приоритета второго канала блокируетс формирование сигнала приоритета по первому каналу на элементе И-НЕ 2. После сн ти сигнала запроса по второму каналу динамический триггер 7 по гас щему входу через элемент НЕ 4 устанавливаетс в
5-4
исходное состо ние, снима , тем самым , сигнал приоритета второго канала и разреша установку приоритета первого канала при наличии по
нему запроса.
Врем задержки на элементе 1 задержки устанавливаетс не меньше времени срабатывани третьего элемента НЕ 6 и динамического триггера
7, чтобы к моменту поступлени сигна ла на первый вход элемента И-НЕ 2 на его втором входе уже был установлен высокий либо низкий потенциал и не было переключений, которые
могут привести к неправильной работе устройства.
Предлагаемое изобретение позволит повысить достоверность функционировани (за счет уменьшени веро тности возникновени ложных сигналов на выходах устройства) и быстродействие устройства.
Claims (1)
- АСИНХРОННОЕ УСТРОЙСТВО ПРИОРИТЕТА, содержащее два элемента НЕ, элемент задержки и триггер, причем первый вход запроса устройства соединен с входом элемента задержки, прямой выход триггера является первым выходом устройства, отли чающееся тем, что, с целью повышения достоверности устройства и повышения его быстродействия, устройство содержит третий элемент НЕ, элемент И-НЕ, элемент И.ПИ-НЕ, причем второй вход запроса устройства соединен с первым входом элемента ИЛИ-НЕ, и через первый элемент НЕ - с входом установки в 1 триггера, тактовый вход которого соединен с выходом .элемента ИПИ-НЕ, второй вход которо , го через второй элемент НЕ соединен 'с выходом элемента И-НЕ, который является вторым выходом устройства, информационный вход триггера через третий элемент НЕ соединен с первым входом устройства, первый и второй входы элемента И-НЕсоединены соответ ственно с выходом элемента задержки и с единичным выходом триггера.>
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833545519A SU1126955A1 (ru) | 1983-01-27 | 1983-01-27 | Асинхронное устройство приоритета |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833545519A SU1126955A1 (ru) | 1983-01-27 | 1983-01-27 | Асинхронное устройство приоритета |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1126955A1 true SU1126955A1 (ru) | 1984-11-30 |
Family
ID=21047283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833545519A SU1126955A1 (ru) | 1983-01-27 | 1983-01-27 | Асинхронное устройство приоритета |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1126955A1 (ru) |
-
1983
- 1983-01-27 SU SU833545519A patent/SU1126955A1/ru active
Non-Patent Citations (1)
Title |
---|
1, Авторское свидетельство СССР № 91152.9, кл. Q 06 F 9/46, 1979. 2. Авторское свидетельство СССР № 807296, кл. Q 06 F 9/46, 1978 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1126955A1 (ru) | Асинхронное устройство приоритета | |
SU1624451A1 (ru) | Двухвходовое устройство приоритета | |
SU1416964A1 (ru) | Устройство дл инициативного ввода адреса | |
SU663104A2 (ru) | Коммутатор | |
SU1503068A1 (ru) | Устройство дл распределени и задержки импульсов | |
SU1497733A2 (ru) | Коммутатор | |
SU1119196A1 (ru) | Мажоритарное устройство | |
SU1679480A1 (ru) | Устройство дл вывода информации | |
SU1506524A1 (ru) | Формирователь импульсов | |
SU1182648A1 (ru) | Устройство блокировки импульсного сигнала | |
SU974590A1 (ru) | Триггерное устройство с устранением сбоев | |
SU1441374A1 (ru) | Устройство дл вывода информации | |
SU503230A1 (ru) | Устройство дл выравнивани логических уровней | |
SU1675885A1 (ru) | Многоканальное устройство дл подключени абонентов к общей магистрали | |
SU926711A1 (ru) | Буферное запоминающее устройство | |
SU1087977A1 (ru) | Устройство дл ввода информации | |
SU1444955A1 (ru) | Устройство дл приема информации | |
SU1751773A1 (ru) | Устройство дл управлени обменом информацией | |
SU1083349A1 (ru) | Формирователь импульсов | |
SU1091162A2 (ru) | Блок приоритета | |
RU2052893C1 (ru) | Устройство для выделения первого и последнего импульсов в пачке | |
SU1016785A1 (ru) | Устройство переменного приоритета | |
SU1226655A1 (ru) | Пересчетное устройство | |
SU1277111A1 (ru) | Устройство дл распределени заданий процессорам | |
SU1449983A1 (ru) | Устройство дл ввода информации |