SU503230A1

SU503230A1 - Устройство дл выравнивани логических уровней

Info

Publication number: SU503230A1
Application number: SU1872684A
Authority: SU
Inventors: Вадим Михайлович Миролюбский; Вячеслав Владимирович Куванов; Виктор Иванович Редченко; Георгий Андреевич Кузьмин
Original assignee: Предприятие П/Я А-7160
Priority date: 1973-10-23
Filing date: 1973-10-23
Publication date: 1976-02-15

Description

Изобретение относитс к вычислительной технике и автоматике и предназначено дл использовани ВО входных устройствах ЭЦВМ, а также в системах дистанционного управлени .

Известно устройство дл выравнивани уровней, содержащее элементы «И, «ИЛИ входные триггеры с раздельными входами и блоки разв зки, входы которых подключены соответственно к входной шине «1, входной шине «О и шине синхронизирующих импульсов , а выходы к нулевому входу соответствующего входного триггера и к соответствующему входу элемента «ИЛИ, выход первого блока разв зки подклю.чен к первому единичному входу второго входного триггера, а выход второго блока разв зки - к первому единичному входу первого входного триггера. Однако, если разность между длительност ми импульсов информации и иАгпульсов «СИ на входе триггера будет меньше времени срабатывани триггера, схема может потер ть работоспособность , поскольку может зан ть произвольное состо ние, и на рабочие триггеры не поступит сигнал сброса. На нормальную работу схемы оказывают вли ние также и временные задержки, обусловленные паразитными реактивными параметрами св зей и отдельных узлов.

Целью изобретени вл етс повышение

надежности и увеличение быстродействи устройства . В предлагаемом устройстве это достигаетс тем, что оно содержит счетный триггер , два дополнительных элемента «ИЛИ и дополнительный элемент «И, входы которого соединены с единичньши выходами входных триггеров, а выход - с нулевым входом счетного триггера, счетный вход которого подключен к выходу пе,рвого дополнительного элемента «ИЛИ, а единичный выход - к первому входу второго дополнительного элемента «ИЛИ, второй вход которого подключен к шине сброса, а выход - к единичным входам входных триггеров, первый вход первого дополнительного элемента «ИЛИ св зан с первым входом регистра сдвига и выходом первого элемента «И, второй вход св зан со вторым входом регистра сдвига и выходом втоiporo элемента «И, первые входы первого и

второго элементов «И подключены к нулевым выходам соответствующих входных триггеров, а вторые и третьи входы объединены и подключены соответственно к выходу элемента «ИЛИ и к нулевому выходу третьего входного триггера.

На чертелге представлена функциональна схема предлагаемого устройства.

Оно содержит входные триггеры 1, 2, 3 с раздельными входами, чейки «ИЛИ 4,

чейки «И 5, 6, 7 двувходовую чейку.

«ИЛИ 8, триггер 9 со счетным входом, регистр сдвига 10, чейку «ИЛИ II и Т рансфо,рматорные гальванические разв зки 12.

Дл установки схемы в исходное состо ние перед началом работы на шину «Сброс подаетс импульсный сигнал, который поступает на иервый вход чейки «ИЛИ 11, проходит ее и, поступив на единичные входы входных триггеров 1, 2, 3, устанавливает их в исходное состо ние. На единичных выходах триггеров 1, 2, 3 по витс уровень, соответствующий «1, который поступит на входы чейки «И 5. Иа выходе чейки «И 5 по витс высокий потенциал и по шине подготовка поступит на установочный вход триггера 9, устанавлива его в исходное состо ние. На нулевом выходе триггера 9 по витс уровень, соответствующий «О, который поступит на вход чейки «ИЛИ И. По окончании поданного на шину «Сброс импульса на выходе чейки «ИЛИ 11 установитс низкий потенциал.

В случае, если первым поступил импульс по шине «Вход 1 («Вход О), т. е. импульсы, поступающие по шине «Вход СИ, отстают от импульсов информации, входной триггер 1 (входной триггер 2) изменит состо ние, на его нулевом выходе -по витс уровень, соответствующий «1, который будет поступать на вход чейки «И 6 («И 7). Одновременно на входе чейки «И 5 по витс низкий потенциал, поступающий с единичного выхода входного триггера 1 (входного триггера 2), изменившего состо ние, закрывающий эту чейку и снимающий сигнал начальных условий с установочного входа триггера 9. Одновременно входной импульс поступит и на вход чейки «ИЛИ 4, а с ее выхода - на входы чеек «И 6 и «И 7. Цри по влении импульса по шине «Вход СИ, поступающего на нулевой вход входного триггера 3, состо ние входного триггера 3 изменитс , и на его нулевом выходе по витс уровень, соответствующий «1. Одновременно импульс с шины «Вход СИ поступает на вход чейки «ИЛИ 4. С нулевого выхода входного триггера 3 уровень, соответствующий «1, поступит на входы чеек «И 6, «И 7. Импульс с выхода чейки «ИЛИ 4 пройдет через чейку «И 6 («И 7), так как на двух других входах чейки «И 6 («И 7) будут уровни, соответствующие «1, и поступит на вход регистра сдвига 10 и на один из входов чейки «ИЛИ 8, с выхода которой импульс поступит на тактовый вход регистра сдвига 10 и на счетный вход триггера 9. По поступлении заднего фронта импульса на счетный вход триггера 9 изменитс его состо ние и на его нулевом выходе по витс уровень, соответствующий «1, который через чейку «ИЛИ 11 поступит на единичные входы триггеров 1, 2, 3 и установит их в исходное состо ние , т. е. на их единичных выходах по в тс уровни, соответствующие «1, которые через

чейку «И 5 поступ т на шину «Подготовка и на установочный вход триггера 9 и установ т его в исходное состо ние. В этом случае на нулевом выходе триггера 9 по витс уровень , соответствующий «О, т. е. установочный сигнал (уровень, соответствующий «1) с единичных входов триггера 1, 2, 3 исчезает.

Устройство готово к приему следующей информации .

Если первым поступает импульс по шине «Вход СИ устройство работает аналогично.

В случае одновременного прихода импульсов по щине «Вход 1 или по шине «Вход О с импульсами, приход щими по шине «Вход

СИ аналогично описанному, произойдет подготовка триггера 9, а после окончани отработки информации триггер 9 подает сигнал по шине «Сброс на входные триггеры 1, 2, 3 задним фронтом импульсов поступающей информации .

Claims

Формула изобретени

Устройство дл выравнивани логических уровней, содержащее элементы «И, «ИЛИ, входные триггеры с раздельными входами и блоки разв зки, входы которых подключены соответственно к входной шине «1, входной

шине «О и шине синхронизирующих импульсов , а выходы - к нулевому входу соответствующего входного триггера и к соответствующему входу элемента «ИЛИ, выход первого блока .разв зки подключен к первому единичному входу второго входного триггера, а выход второго блока .разв зки - к первому единичному входу первого входного триггера, отличающеес тем, что, с целью повыщени надежности устройства и увеличени его

быстродействи , оно содержит счетный триггер , два дополнительных элемента «ИЛИ и дополнительный элемент «И, входы которого соединены с единичными выходами входных триггеров, а выход - с нулевым входом счетного триггера, счетный вход которого подключен к выходу первого дополнительного элемента «ИЛИ, а единичный выход - к первому входу второго дополнительного элемента «ИЛИ, второй вход которого подключен к шине сброса, а выход - к единичным входам входных триггеров, первый вход первого дополнительного элемента «ИЛИ св зан с первы.м входом регистра сдвига и выходом первого элемента «И, второй вход св зан со вторым входом регистра сдвига « выходом второго элемента «И, первые входы первого и второго элементов «И подключены к нулевым выходам соответствующих входных триггеров, а вторые и третьи входы объединены и подключены соответственно к выходу элемента «ИЛИ и к нулевому выходу третьего входного триггера.

„

tj

р-р

I

I II

„BxoiCV