SU1378043A1 - Кольцевой распределитель уровней - Google Patents

Кольцевой распределитель уровней Download PDF

Info

Publication number
SU1378043A1
SU1378043A1 SU864112217A SU4112217A SU1378043A1 SU 1378043 A1 SU1378043 A1 SU 1378043A1 SU 864112217 A SU864112217 A SU 864112217A SU 4112217 A SU4112217 A SU 4112217A SU 1378043 A1 SU1378043 A1 SU 1378043A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
bit
output
distributor
trigger
Prior art date
Application number
SU864112217A
Other languages
English (en)
Inventor
Юрий Михайлович Сазонов
Владимир Николаевич Макеев
Олег Анатольевич Лесиков
Original Assignee
Предприятие П/Я А-3759
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3759 filed Critical Предприятие П/Я А-3759
Priority to SU864112217A priority Critical patent/SU1378043A1/ru
Application granted granted Critical
Publication of SU1378043A1 publication Critical patent/SU1378043A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к импульс- нон технике и может быть использовано при реализации технических средств автоматики и вычислительной техники. Цель изобретени  - повышение надежности устройства. Кольцевой распределитель уровней содержит инвертор 1-1 в первом разр де, а в каждом разр де - элементы И 2-1...2-k и триггер 5-1...5-k. Введение в каждый разр д формировател  3-1...3-k, в первый разр д - элемента И-НЕ 7, в каждай остальной разр д - инвертора 1-2...1-k, элемента 4-2...4-k задержки и элемента ИЛИ 6-2...6-k, искпю- чает необходимость в использовании внешних устройств синхронизации. При этом устройство имеет всего одну св зь между разр дами независимо от числа разр дов. 1 ил. (Л СР СХ) о 4 00

Description

Изобретение относитс  к импульсной технике и может быть использоса- но при реализации технических средст автоматики и вычислительной техники.
Цель изобретени  - повьшение надежности кольцевого, распределени  за счет уменьшени  количества св зей между разр дами,
На чертеже приведена структурна  схема кольцевого распределител  уровней.
Кольцевой распределитель уровней содержит инверторы 1-1,1-2,1-3,.,1-k элементы И 2-1,2-2,2-3,..2-k, формирователи 3-1,3-2,3-3.,.3-k, элементы 4-2,4-3..,4-k задержки, триггеры 5-1,5-2,5-3...5-k, элементы ИЛИ-НЕ 6-2,6-3...6-k, элемент И-НЕ 7, входную шину 8 тактовых импульсов. Выход инвертора 1-1 соединен с входом фор-- мировател  3-1 и с первым входом элемента И-НЕ 7. Выход формировател  3-1 соединен с S-входом триггера 5-1 Выход элемента И-НЕ 7 соединен с первым входом элемента И 2-1, выход которого соединен со счетным входом триггера 5-1, Пр мой выход триггера 5-1  вл етс  выходом 9,1 первого разр да распределител , Инвесрньй выход триггера 5-1. соединен с вторым входом элемента И-НЕ 7, с входом инвертора 1-2 и с третьим входом элемента И 2-2 второго разр да распределител . Выхода инверторов 1-2,1-3,,.1-k соединены соответственно с входами формирователей 3-2,3-3..,3-k и элементов задержки 4-2,4-3,,,4-k. Выходы формирователей 3-2,3-3,,.3-k соединены соответственно с S-входами триггеров 5-2,5-3.,,5-k, выходы элементов 4-2,4-3,,,4-k задержки соединены соответственно с первыми входами элементов ИЛИ-НЕ 6-2,6-3,,,6-k,
0
5
0
инвертора 1-1, Шина 8 соединена с вторыми входами элементов И 2-1,2-2, 2-3,,,2-k.
Кольцевой распределитель уровней работает следующим образом.
Пусть триггер 5-1 устанавливаетс  в l. Тогда на шине св зи между первым и вторым разр дом устанавливаетс  уровень о с инверсного выхода триггера 5-1. Этот сигнал по третьему входу закроет элемент И 2-2 и через инвертор 1-2, элемент задержки 4-2 и элемент ИЛИ-НЕ 6-2 установит О на шине св зи между вторым и третьим разр дами. Этот сигнал О в свою очередь закроет по третьему входу элемент И 2-3 и через инвертор 1-3 элемент задержки 4-3 и элемеит ИЛИ-НЕ 6-3 установит О на шине св зи между третьим и четвертым разр дами распределител  и так далее до входа инвертора 1-1. Таким образом на всех шинах св зи между разр 5 дами установитс  О, все разр ды, кроме первого, будут закрыты по входу тактовых импульсов элементами И 2-2,2-3...2-k, а элемент И 2-1 открыт , так как на его первом входе
0 будет сигнал 1 из-за О на втором входе элемента И-НЕ 7 с инверсного выхода триггера 5-1. Задним .фронтом поступающего через открытый элемент И 2-1 на счетный вход триггера 5-1
с тактового импульса этот триггер переброситс  в о. Элемент И 2-1 закроетс  дл  прохождени  тактовых импульсов , а на шине св зи между первым и вторым разр дами сформируетс  по0 ложительный перепад. Он откроет по третьему входу элемент И 2-2 дл  прохождени  тактовых Импульсов и по цепи инвертор 1-2, формирователь 3-2 установит триггер 5-2 в 1 независи
Пр мые выходы триггеров 5-2,5-3.,,5-k45 симо от того, в каком состо нии он
до этого находилс . Сигнал 1 на выходе триггера 5-2 откроет по первому входу элемент И 2-2 дл  прохож дени  тактовых импульсов. Таким образом оказываетс  открытым по входу дл  тактовых импульсов элемент И 2только второго разр да. Спедующим тактовым импульсом, поступившим на его счетный вход, триггер 5-2 пере- в О, закрыва  по первому входу элемент И 2-2 дл  прохождени  тактовых импульсов, и сформирует на шине св зи между вторым и третьим разр дами положительный перепад, Gp
соединены соответственно с первыми входами элементов И 2-2,2-3,,,2-k, с вторыми входами элементов ИЛИ-НЕ 6-2,6-3.,,6-k, а также с выходами 9-2,9-3,,,9-k второго, третьего ,,, k-ro разр дов распределител , Ш.1ходы элементов И 2-2,2-3,.,2-k соединены соответственно со счетными входами триггеров 5-2,5-3,,,5-k, йлходы эле- ментов ИЛИ-НЕ 6-2,6-3,,,6{k-l ) соеди нены соответственно с третьими входами элементов И 2-3,,,2-k и с входами инверторов 1-3,,,1-k, Выход элемента ИЛИ-НЕ 6-k соединен с входом
симо от того, в каком состо нии он
броситс 
до этого находилс . Сигнал 1 на выходе триггера 5-2 откроет по первому входу элемент И 2-2 дл  прохождени  тактовых импульсов. Таким образом оказываетс  открытым по входу дл  тактовых импульсов элемент И 22 только второго разр да. Спедующим тактовым импульсом, поступившим на его счетный вход, триггер 5-2 пере- в О, закрыва  по первому входу элемент И 2-2 дл  прохождени  тактовых импульсов, и сформирует на шине св зи между вторым и третьим разр дами положительный перепад, Gpaбатывание третьего и последующих разр дов происходит аналогично. Таким образом каждый разр д распределител  устанавливаетс  в 1 по сбросу
о
предыдущего триггера в О и сбрасываетс  в О задним фронтом следующего .тактового импульса. С выхода последнего, k-ro, разр да через элемент ИЛИ-НЕ 6-k сигнал поступает на вход инвертора 1-1 первого разр да. Элементы ИЛИ-НЕ 6-2,6-3,..6-k вместе с инверторами 1-2,1-3...1-k и элементами задержки 4-2,4-3...4-k образуют схему совпадени , положительный перепад на выходе которой формируетс  только при сбросе в О всех триггеров распределител . Следовательно , установка в 1 триггера 5-1 первого разр да по цепи инвертор 1-1, формирователь 3-1 происходит только при установке в О всех остальных триггеров. Это исключает по вление ложных единиц в кольце распределите-, л  и восстанавливает его работу при случайных сбо х. Распределитель не имеет устойчивых статических состо :- ний, так как при случайной установке в О всех триггеров распределител  и не срабатывании триггера по установке в 1 по цепи инвертор 1-1 и формирователь 3-1 положительный потенциал, поступающий на вход первого разр да через инвертор 1-1 и элемент И-НЕ 7, откроет элемент И 2-1, и триггер 5-1 переброситс  в 1 по тактовому импульсу, поступившему на его счетный вход через откры- тьй.элемент И 2-1. Элементы задержки 4-2,4-3...4-k необходимы дл  компенсации задержки сигнала по цепи формирователи 3-2,3-3...3-k, триггеры 5-2,5-3...5-k и исключени  ложных выбросов на выходах элементов ИЛИ-НЕ 6-2,6-3...6-k.
Таким образом,, кольцевой распределитель уровней не нуждаетс  во внешних устройствах синхронизации и
имеет всего одну св зь между разр дами независимо от числа разр дов.

Claims (1)

  1. Формула изобретени 
    Кольцевой распределитель уровней, содержащий в первом разр де инвертор, в каждом разр де - элемент И, триггер , пр мой выход которого во всех
    разр дах, кроме первого, соединен с первым входом элемента И, отличающийс  тем, что, с целью повышени  надежности, в каждый разр д введен формирователь, в первый
    разр д - элемент И-НЕ, в каждый остальной разр д - инвертор, элемент задержки и элемент ИЛИ-НЕ, в первом разр де распределител  выход инвертора соединен с первым входом элемента И-НЕ и через формирователь - с S-входом триггера, инверсный выход которого соединен с вторым входом элемента И-НЕ и с входом инвертора и третьим вхоДом элемента И второго
    разр да распределител , выход элемента И-НЕ соединен с первым входом элемента И, выход которого соединен со счетным входом триггера, пр мой выход которого  вл етс  выходом первого разр да распределител , в каждом из остальных разр дов распределител  выход инвертора соединен через формирователь с S-входом триггера и через элемент задержки - с первым
    входом элемента ИЛИ-НЕ, выход элемента И соединен со счетным входом триггера, пр мой выход триггера - с вторым входом элемента ИЛИ-НЕ и с выходом соответствующего разр да распределител , шлход элемента ИЛИ-НЕ во всех разр дах, кроме последнего,- с входом инвертора и третьим входом элемента И следующего разр да, выход элемента ИЛИ-НЕ последнего разр да
    распределител  -с входом инвертора первого разр да, вторые входы элементов И каждого разр да распределит- тел  - с входной шиной распределител .
SU864112217A 1986-09-01 1986-09-01 Кольцевой распределитель уровней SU1378043A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864112217A SU1378043A1 (ru) 1986-09-01 1986-09-01 Кольцевой распределитель уровней

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864112217A SU1378043A1 (ru) 1986-09-01 1986-09-01 Кольцевой распределитель уровней

Publications (1)

Publication Number Publication Date
SU1378043A1 true SU1378043A1 (ru) 1988-02-28

Family

ID=21254548

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864112217A SU1378043A1 (ru) 1986-09-01 1986-09-01 Кольцевой распределитель уровней

Country Status (1)

Country Link
SU (1) SU1378043A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1081798, кл. Н 03 К 17/62, 1982. Авторское свидетельство СССР № 750740, кл. Н 03 К 23/00, 1978. *

Similar Documents

Publication Publication Date Title
US4583008A (en) Retriggerable edge detector for edge-actuated internally clocked parts
US5672990A (en) Edge-trigger pulse generator
US4023110A (en) Pulse comparison system
SU1378043A1 (ru) Кольцевой распределитель уровней
SU1274634A3 (ru) Устройство дл приоритетного подключени источника информации к общей магистрали
SU663104A2 (ru) Коммутатор
SU1182651A1 (ru) Устройство дл выделени одиночного импульса
SU1363217A1 (ru) Устройство дл мажоритарного выбора асинхронных сигналов
SU1444955A1 (ru) Устройство дл приема информации
GB1289222A (ru)
SU503230A1 (ru) Устройство дл выравнивани логических уровней
SU1547051A1 (ru) Устройство дл контрол серий импульсов
SU1261097A1 (ru) Устройство дл контрол генераторов импульсов
SU1449983A1 (ru) Устройство дл ввода информации
RU1798789C (ru) Устройство дл ввода информации
SU1265981A1 (ru) Устройство дл выделени импульсов
SU1126955A1 (ru) Асинхронное устройство приоритета
SU1163466A1 (ru) Формирователь импульсов
SU945989A1 (ru) Коммутирующее устройство
SU1368962A2 (ru) Формирователь импульсов по переднему и заднему фронтам входного сигнала
SU1269244A1 (ru) Устройство дл устранени дребезга контактов
SU437208A1 (ru) Синхронизатор импульсов
SU1378029A1 (ru) Устройство дл формировани импульсов
SU1456961A1 (ru) Устройство дл управлени обменом
RU1798919C (ru) Устройство дл контрол последовательности импульсов