SU1497733A2 - Коммутатор - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  коммутации асинхронных цифровых сигналов. Явл етс  дополнительным изобретением к авт.св. N917345. Цель изобретени  - повышение точности коммутации путем устранени  задержки переключени  сигналов с выхода первого мультиплексора, достигаемое за счет подключени  выхода первого мультиплексора к третьему входу второго элемента И. Коммутатор содержит мультиплексоры 1 и 2, выходы которых соединены с первыми входами элементов И 3 и 4 соответственно, выход мультиплексора 2 подключен также к первому входу элемента И 5, а выход мультиплексора 1 - к третьему входу элемента И 4. Шина 6 управлени  подключена к второму входу элемента И 5 и входу инвертора 7, выход которого подключен к второму входу элемента И 3 и входу инвертора 8, выход которого соединен с вторым входом элемента И 4. Выходы элементов 3, 4 и 5 соединены с соответствующими входами элемента ИЛИ-НЕ 9, выход которого подключен к выходу 10 коммутатора. При изменении сигнала с единичного логического уровн  на нулевой одновременно на управл ющей шине и выходе первого мультиплексора предложенный коммутатор позвол ет устранить задержку прохождени  сигнала на его выход. 2 ил.

Description

4 СО

СО со

гч

Изобретение относитс  к автоматике и вычислительной технике и может быть иснользовано дл  коммутации асиихроннмх цифровых сигналов.

Цель изобретени  - повышение точности коммутации путем устранени  задержки переключени  сигналов с выхода первого мультиплексора, достигаемое за счет подключени  выхода первого мультиплексора к третьему входу второго элемента И.

На фиг.1 представлена функциональна  схема коммутатора; на фиг.2 - временна  диаграмма его работы.

Комммутатор (фиг.1) содержит мультиплексоры 1 и 2, выходы которых соединены с первыми входами элементов И 3 и А соответственно, выход мультиплексора 2 соединен также с первым входом элемента И 5, а выход мультиплексора 1 - с третьим входом элемента И 4. 1Чина 6 управлени  подключена к второму входу элемента И 5 и входу инвертора 7, выход которого подключен к второму входу элемента И 3 и входу инвертора 8, выход которго соединен с вторым входом элемента И 4. Выходы элементов 3, 4 и 5 соединены с соответствующими входами элемента ШТИ-НЕ 9, выход которого подключен к выходу 10 коммутатора.

Коммутатор работает следующим образом.

Пусть в исходном состо нии на ши- ну 6 управлени  поступает уровень логической единицы. В этом случае через элементы И 5 и ИЛИ-НЕ 9 на выход 10 коммутатора проход т сигналы

с выхода мультиплексора 2, а сигналы с выхода мультиплексора 1 на выход коммутатора не поступают. При изменении сигнала управлени  с единичного уровн  на нулевой элемент И 5 закрываетс , а элемент И 3 открываетс  с некоторой задержкой, возникающей за счет прохождени  управл ющего сигнала через инвертор 7, но вследствие того, что управл ющий сигнал проходит через инвертор 8 и поступает на вход элемента И 4 с задержкой 2 Тзв,А задержка сигнала инвертором ), элемент И 4 блокируетс  по третьему входу нулевым уровнем с выхода мультиплексора 1. При одновременном изменении напр жени  на управл ющей шине 6 и выходе мультиплексора 1 сигнал с его выхода через элементы И 3 и ИЛИ-НЕ 9 проходит на выход коммутатора без задержки (фиг.2).

I

Таким образом, подключение выхода

мультиплексора 1 к третьему входу элемента И 4 позвол ет повысить точность коммутации за счет устранени  задержки прохождени  на выход коммутатора сигнала с выхода этого мультиплексора.

Claims (1)

1. Формула изобретени 

   Коммутатор по авт.св. № 917345, отличающийс  тем, что, с целью повьшени  точности переключени , выход первого мультиплексора подключен к третьему входу второго элемента И.

   V

   to

   Фиг. г