RU98119731A - Конструкция ячейки памяти с вертикально расположенными друг над другом пересечениями - Google Patents
Конструкция ячейки памяти с вертикально расположенными друг над другом пересечениямиInfo
- Publication number
- RU98119731A RU98119731A RU98119731/28A RU98119731A RU98119731A RU 98119731 A RU98119731 A RU 98119731A RU 98119731/28 A RU98119731/28 A RU 98119731/28A RU 98119731 A RU98119731 A RU 98119731A RU 98119731 A RU98119731 A RU 98119731A
- Authority
- RU
- Russia
- Prior art keywords
- layer
- memory cell
- semiconductor memory
- circuit
- intersecting
- Prior art date
Links
- 238000010276 construction Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims 29
- 229910052751 metal Inorganic materials 0.000 claims 11
- 239000002184 metal Substances 0.000 claims 11
- 230000000295 complement Effects 0.000 claims 4
- 239000000463 material Substances 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 3
- 229920005591 polysilicon Polymers 0.000 claims 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 3
- 239000010936 titanium Substances 0.000 claims 3
- 229910052719 titanium Inorganic materials 0.000 claims 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 3
- 229910052782 aluminium Inorganic materials 0.000 claims 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 2
- 150000001875 compounds Chemical class 0.000 claims 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 2
- 229910052721 tungsten Inorganic materials 0.000 claims 2
- 239000010937 tungsten Substances 0.000 claims 2
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 229910021341 titanium silicide Inorganic materials 0.000 claims 1
Claims (25)
1. Полупроводниковая ячейка памяти, содержащая первый инвертор, имеющий первый вход и первый выход; второй инвертор, имеющий второй вход и второй выход; первое пересекающееся соединение, содержащее первый проводящий слой, причем указанное первое пересекающееся соединение соединяет указанный первый вход с указанным вторым выходом и второе пересекающееся соединение, содержащее второй проводящий слой, при этом указанное второе пересекающееся соединение соединяет указанный второй вход с указанным первым выходом, причем указанное второе пересекающееся соединение вертикально размещено сверху части указанного первого пересекающегося соединения.
2. Полупроводниковая ячейка памяти по п. 1, отличающаяся тем, что указанный первый инвертор содержит транзистор со структурой металл-оксид-полупроводник с каналом n-типа (n-МОП) и транзистор со структурой металл-оксид-полупроводник с каналом р-типа (р-МОП).
3. Полупроводниковая ячейка памяти по п.1, отличающаяся тем, что указанный второй инвертор содержит транзистор со структурой металл-оксид-полупроводник с каналом n-типа (n-МОП) и транзистор со структурой металл-оксид-полупроводник с каналом р-типа (р-МОП).
4. Полупроводниковая ячейка памяти по п. 1, отличающаяся тем, что указанное первое пересекающееся соединение содержит первое межсоединение, включающее в себя слой местного межсоединения, и второе межсоединение, включающее в себя поликремниевый слой.
5. Полупроводниковая ячейка памяти по п. 1, отличающаяся тем, что указанный второй проводящий слой осаждают на диэлектрический слой и указанный второй проводящий слой содержит металлический слой.
6. Полупроводниковая ячейка памяти по п. 1, отличающаяся тем, что указанный первый проводящий слой содержит слой затвора.
7. Полупроводниковая ячейка памяти по п. 1, отличающаяся тем, что указанный первый проводящий слой содержит первый металлический слой, а указанный второй проводящий слой содержит второй металлический слой, причем указанные первый и второй металлические слои имеют диэлектрический слой, расположенный между ними.
8. Полупроводниковая ячейка по п. 1, отличающаяся тем, что указанное первое пересекающееся соединение содержит материал, выбранный из группы, состоящей из поликремния, титана, силицида титана, нитрида титана и вольфрама, а указанное второе пересекающееся соединение содержит материал, выбранный из группы алюминий, медь, титан и нитрид титана.
9. Полупроводниковая ячейка памяти, содержащая первый логический элемент, имеющий первый вход и первый выход, второй логический элемент, имеющий второй вход и второй выход, первое пересекающееся соединение, соединяющее указанный первый вход с указанным вторым выходом, причем указанное первое пересекающееся соединение содержит первый проводящий слой указанной полупроводниковой ячейки памяти и второе пересекающееся соединение, соединяющее указанный второй вход с указанным первым выходом, причем указанное второе пересекающееся соединение содержит второй проводящий слой указанной полупроводниковой ячейки памяти, а основная часть указанного второго пересекающегося соединения вертикально перекрывает указанное первое пересекающееся соединение.
10. Полупроводниковая ячейка памяти по п. 9, отличающаяся тем, что указанный первый логический элемент содержит инвертор с комплементарной структурой металл-оксид-полупроводник (КМОП).
11. Полупроводниковая ячейка памяти по п. 9, отличающаяся тем, что указанный второй логический элемент содержит инвертор с комплементарной структурой металл-оксид-полупроводник (КМОП).
12. Полупроводниковая ячейка памяти по п. 9, отличающаяся тем, что указанный первый проводящий слой содержит слой затвора.
13. Полупроводниковая ячейка памяти по п. 9, отличающаяся тем, что указанный первый проводящий слой содержит элемент местного межсоединения и элемент межсоединения затвора.
14. Полупроводниковая ячейка памяти по п. 9, отличающаяся тем, что указанный второй проводящий слой осаждают на слое диэлектрика, а второй проводящий слой содержит металлический слой.
15. Полупроводниковая ячейка памяти по п. 9, отличающаяся тем, что указанный первый проводящий слой содержит первый металлический слой, а указанный второй проводящий слой содержит второй металлический слой, причем указанные первый и второй металлические слои имеют слой диэлектрика, расположенный между ними.
16. Полупроводниковая ячейка памяти по п. 12, отличающаяся тем, что указанный первый проводящий слой содержит поликремний.
17. Полупроводниковая ячейка памяти по п. 13, отличающаяся тем, что указанный элемент местного межсоединения содержит материал, выбранный из группы, состоящей из титана, нитрида титана и вольфрама.
18. Полупроводниковая ячейка памяти по п. 14, отличающаяся тем, что указанные первый и второй проводящие слои содержат алюминий.
19. Схема "элемент-слой" полупроводниковой ячейки памяти, содержащая схему первого инвертора, имеющую первый вход и первый выход, схему второго инвертора, имеющую второй вход и второй выход, схему первого пересекающегося соединения для соединения указанного первого входа и указанного второго выхода и, схему второго пересекающегося соединения для соединения указанного второго входа и указанного первого выхода, причем основная часть указанной схемы второго пересекающегося соединения расположена сверху указанной схемы первого пересекающегося соединения.
20. Схема "элемент-слой" по п.19, отличающаяся тем, что указанная схема первого инвертора содержит транзисторы с комплементарной структурой металл-оксид-полупроводник (КМОП).
21. Схема "элемент-слой" по п.19, отличающаяся тем, что указанная схема второго инвертора содержит транзисторы с комплементарной структурой металл-оксид-полупроводник (КМОП).
22. Схема "элемент-слой" по п.19, отличающаяся тем, что указанная схема первого пересекающегося соединения содержит слой затвора.
23. Схема "элемент-слой" по п.19, отличающаяся тем, что указанная схема первого пересекающегося соединения содержит слой местного межсоединения и слой затвора.
24. Схема "элемент-слой" по п.19, отличающаяся тем, что указанная схема второго пересекающегося соединения содержит металлический слой.
25. Схема "элемент-слой" по п.19, отличающаяся тем, что указанная схема первого пересекающегося соединения содержит металлический слой первого уровня, а указанная схема второго пересекающегося соединения содержит металлический слой второго уровня.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62346396A | 1996-03-28 | 1996-03-28 | |
| US08/623,463 | 1996-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU98119731A true RU98119731A (ru) | 2000-08-20 |
| RU2156013C2 RU2156013C2 (ru) | 2000-09-10 |
Family
ID=24498170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU98119731/28A RU2156013C2 (ru) | 1996-03-28 | 1997-03-20 | Конструкция ячейки памяти с вертикально расположенными друг над другом пересечениями |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5734187A (ru) |
| JP (1) | JP4180659B2 (ru) |
| KR (1) | KR20000005093A (ru) |
| CN (1) | CN100388499C (ru) |
| AU (1) | AU2587097A (ru) |
| DE (2) | DE19781675T1 (ru) |
| GB (1) | GB2329281B (ru) |
| HK (1) | HK1017136A1 (ru) |
| RU (1) | RU2156013C2 (ru) |
| WO (1) | WO1997036330A1 (ru) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686335A (en) * | 1996-07-22 | 1997-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd | Method of making high-performance and reliable thin film transistor (TFT) using plasma hydrogenation with a metal shield on the TFT channel |
| TW340975B (en) * | 1996-08-30 | 1998-09-21 | Toshiba Co Ltd | Semiconductor memory |
| JP3600393B2 (ja) * | 1997-02-10 | 2004-12-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5917197A (en) * | 1997-05-21 | 1999-06-29 | Siemens Aktiengesellschaft | Integrated multi-layer test pads |
| JPH11233621A (ja) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6727170B2 (en) | 1998-02-16 | 2004-04-27 | Renesas Technology Corp. | Semiconductor device having an improved interlayer conductor connections and a manufacturing method thereof |
| JP4214428B2 (ja) * | 1998-07-17 | 2009-01-28 | ソニー株式会社 | 半導体記憶装置 |
| US6252291B1 (en) * | 1998-09-28 | 2001-06-26 | Agilent Technologies, Inc. | Modifiable semiconductor circuit element |
| US6545359B1 (en) | 1998-12-18 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof |
| US6862720B1 (en) | 1999-10-28 | 2005-03-01 | National Semiconductor Corporation | Interconnect exhibiting reduced parasitic capacitance variation |
| US6414367B1 (en) | 1999-10-28 | 2002-07-02 | National Semiconductor Corporation | Interconnect exhibiting reduced parasitic capacitance variation |
| US6462977B2 (en) | 2000-08-17 | 2002-10-08 | David Earl Butz | Data storage device having virtual columns and addressing layers |
| US7283381B2 (en) | 2000-08-17 | 2007-10-16 | David Earl Butz | System and methods for addressing a matrix incorporating virtual columns and addressing layers |
| US7170115B2 (en) * | 2000-10-17 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device and method of producing the same |
| JP3656592B2 (ja) * | 2001-03-26 | 2005-06-08 | セイコーエプソン株式会社 | 半導体装置、メモリシステムおよび電子機器 |
| JP2002359299A (ja) | 2001-03-26 | 2002-12-13 | Seiko Epson Corp | 半導体装置、メモリシステムおよび電子機器 |
| JP3467699B2 (ja) * | 2001-03-26 | 2003-11-17 | セイコーエプソン株式会社 | 半導体装置、メモリシステムおよび電子機器 |
| US6806754B2 (en) | 2001-07-19 | 2004-10-19 | Micron Technology, Inc. | Method and circuitry for reducing duty cycle distortion in differential delay lines |
| US6919639B2 (en) * | 2002-10-15 | 2005-07-19 | The Board Of Regents, The University Of Texas System | Multiple copper vias for integrated circuit metallization and methods of fabricating same |
| US7253125B1 (en) | 2004-04-16 | 2007-08-07 | Novellus Systems, Inc. | Method to improve mechanical strength of low-k dielectric film using modulated UV exposure |
| US20050247981A1 (en) * | 2004-05-10 | 2005-11-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device having shielded access lines |
| US9659769B1 (en) | 2004-10-22 | 2017-05-23 | Novellus Systems, Inc. | Tensile dielectric films using UV curing |
| US8889233B1 (en) | 2005-04-26 | 2014-11-18 | Novellus Systems, Inc. | Method for reducing stress in porous dielectric films |
| US8980769B1 (en) | 2005-04-26 | 2015-03-17 | Novellus Systems, Inc. | Multi-station sequential curing of dielectric films |
| US8454750B1 (en) | 2005-04-26 | 2013-06-04 | Novellus Systems, Inc. | Multi-station sequential curing of dielectric films |
| US7606057B2 (en) * | 2006-05-31 | 2009-10-20 | Arm Limited | Metal line layout in a memory cell |
| US20100267231A1 (en) * | 2006-10-30 | 2010-10-21 | Van Schravendijk Bart | Apparatus for uv damage repair of low k films prior to copper barrier deposition |
| US10037905B2 (en) * | 2009-11-12 | 2018-07-31 | Novellus Systems, Inc. | UV and reducing treatment for K recovery and surface clean in semiconductor processing |
| US8465991B2 (en) * | 2006-10-30 | 2013-06-18 | Novellus Systems, Inc. | Carbon containing low-k dielectric constant recovery using UV treatment |
| US7671422B2 (en) * | 2007-05-04 | 2010-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pseudo 6T SRAM cell |
| JP5130596B2 (ja) * | 2007-05-30 | 2013-01-30 | 国立大学法人東北大学 | 半導体装置 |
| US8211510B1 (en) | 2007-08-31 | 2012-07-03 | Novellus Systems, Inc. | Cascaded cure approach to fabricate highly tensile silicon nitride films |
| US9050623B1 (en) | 2008-09-12 | 2015-06-09 | Novellus Systems, Inc. | Progressive UV cure |
| CN102130129B (zh) * | 2010-01-20 | 2013-12-18 | 上海华虹Nec电子有限公司 | Sram的版图结构及其制造方法 |
| KR102178732B1 (ko) * | 2013-12-20 | 2020-11-13 | 삼성전자주식회사 | 반도체 소자 |
| US9847221B1 (en) | 2016-09-29 | 2017-12-19 | Lam Research Corporation | Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5194749A (en) * | 1987-11-30 | 1993-03-16 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| JPH0770623B2 (ja) * | 1988-07-08 | 1995-07-31 | 三菱電機株式会社 | スタティックランダムアクセスメモリ装置 |
| US5452247A (en) * | 1989-12-20 | 1995-09-19 | Fujitsu Limited | Three-dimensional static random access memory device for avoiding disconnection among transistors of each memory cell |
| US5350933A (en) * | 1990-02-21 | 1994-09-27 | Sony Corporation | Semiconductor CMOS static RAM with overlapping thin film transistors |
| JP3015186B2 (ja) * | 1991-03-28 | 2000-03-06 | 三菱電機株式会社 | 半導体記憶装置とそのデータの読み出しおよび書き込み方法 |
| US5298782A (en) * | 1991-06-03 | 1994-03-29 | Sgs-Thomson Microelectronics, Inc. | Stacked CMOS SRAM cell with polysilicon transistor load |
| KR940009608B1 (ko) * | 1991-11-30 | 1994-10-15 | 삼성전자 주식회사 | 반도체 메모리장치 및 그 제조방법 |
| EP1154488B1 (en) * | 1992-09-04 | 2003-05-07 | Mitsubishi Denki Kabushiki Kaisha | A semiconductor memory device |
| KR970001346B1 (ko) * | 1992-10-12 | 1997-02-05 | 삼성전자 주식회사 | 반도체 메모리장치 및 그 제조방법 |
| US5377139A (en) * | 1992-12-11 | 1994-12-27 | Motorola, Inc. | Process forming an integrated circuit |
| JP2682393B2 (ja) * | 1993-08-13 | 1997-11-26 | 日本電気株式会社 | スタティック形半導体記憶装置 |
| JP3285438B2 (ja) * | 1993-10-29 | 2002-05-27 | 三菱電機株式会社 | 半導体記憶装置 |
| JP3257887B2 (ja) * | 1993-12-16 | 2002-02-18 | 三菱電機株式会社 | 半導体装置 |
| JPH07176633A (ja) * | 1993-12-20 | 1995-07-14 | Nec Corp | Ｃｍｏｓ型スタティックメモリ |
| JP2684979B2 (ja) * | 1993-12-22 | 1997-12-03 | 日本電気株式会社 | 半導体集積回路装置及びその製造方法 |
| US5422296A (en) * | 1994-04-25 | 1995-06-06 | Motorola, Inc. | Process for forming a static-random-access memory cell |
| JP3426711B2 (ja) * | 1994-07-05 | 2003-07-14 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
-
1997
- 1997-03-20 RU RU98119731/28A patent/RU2156013C2/ru not_active IP Right Cessation
- 1997-03-20 GB GB9820831A patent/GB2329281B/en not_active Expired - Fee Related
- 1997-03-20 AU AU25870/97A patent/AU2587097A/en not_active Abandoned
- 1997-03-20 DE DE19781675T patent/DE19781675T1/de active Pending
- 1997-03-20 KR KR1019980707725A patent/KR20000005093A/ko not_active Application Discontinuation
- 1997-03-20 JP JP53451897A patent/JP4180659B2/ja not_active Expired - Fee Related
- 1997-03-20 WO PCT/US1997/004686 patent/WO1997036330A1/en not_active Application Discontinuation
- 1997-03-20 CN CNB971947104A patent/CN100388499C/zh not_active Expired - Fee Related
- 1997-03-20 DE DE19781675A patent/DE19781675B4/de not_active Expired - Fee Related
- 1997-06-16 US US08/876,473 patent/US5734187A/en not_active Expired - Lifetime
-
1999
- 1999-04-27 HK HK99101858A patent/HK1017136A1/xx not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU98119731A (ru) | Конструкция ячейки памяти с вертикально расположенными друг над другом пересечениями | |
| JP2989579B2 (ja) | Ｄｒａｍセル構造、およびｎｖｒａｍセル構造を単一の基板に形成する方法およびこれら構造を単一の基板に含む半導体メモリ・デバイス | |
| US5198683A (en) | Integrated circuit memory device and structural layout thereof | |
| US5631492A (en) | Standard cell having a capacitor and a power supply capacitor for reducing noise and method of formation | |
| EP0644594B1 (en) | Power supply wiring for semiconductor device | |
| EP0456059B1 (en) | Thin-film-transistor having Schottky barrier | |
| US6404056B1 (en) | Semiconductor integrated circuit | |
| US4920391A (en) | Semiconductor memory device | |
| US4894801A (en) | Stacked MOS transistor flip-flop memory cell | |
| JPH04233756A (ja) | 共有電極を有する複数のトランジスタ構造から成る集積回路 | |
| JPH0590541A (ja) | Ｓｒａｍメモリーセル | |
| KR100305440B1 (ko) | 반도체집적회로장치 | |
| US4799101A (en) | Substrate bias through polysilicon line | |
| US5789781A (en) | Silicon-on-insulator (SOI) semiconductor device and method of making the same | |
| US5063430A (en) | Semiconductor integrated circuit device having standard cells including internal wiring region | |
| US4742019A (en) | Method for forming aligned interconnections between logic stages | |
| US4523216A (en) | CMOS device with high density wiring layout | |
| US5773855A (en) | Microelectronic circuit including silicided field-effect transistor elements that bifunction as interconnects | |
| IE57450B1 (en) | Cmos cell constructions | |
| JP2659723B2 (ja) | 半導体集積回路装置 | |
| JPS592363A (ja) | 相補型絶縁ゲート電界効果型装置 | |
| JP2751658B2 (ja) | 半導体装置 | |
| JP3009450B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2663953B2 (ja) | 半導体装置 | |
| GB2098799A (en) | Multi-level interconnection system for integrated circuits |