CN102130129B - Sram的版图结构及其制造方法 - Google Patents

Sram的版图结构及其制造方法 Download PDF

Info

Publication number
CN102130129B
CN102130129B CN 201010027328 CN201010027328A CN102130129B CN 102130129 B CN102130129 B CN 102130129B CN 201010027328 CN201010027328 CN 201010027328 CN 201010027328 A CN201010027328 A CN 201010027328A CN 102130129 B CN102130129 B CN 102130129B
Authority
CN
China
Prior art keywords
polysilicon
drain electrode
transistor
layer
cmos2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010027328
Other languages
English (en)
Other versions
CN102130129A (zh
Inventor
陈广龙
谭颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010027328 priority Critical patent/CN102130129B/zh
Publication of CN102130129A publication Critical patent/CN102130129A/zh
Application granted granted Critical
Publication of CN102130129B publication Critical patent/CN102130129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种SRAM的版图结构，包括有源区、第一层多晶硅、第二层多晶硅、接触孔电极和金属连线；所述SRAM单元划分为CMOS1和CMOS2；其中CMOS1由晶体管PMOS1和NMOS1组成，CMOS2由晶体管PMOS2和NMOS2组成；晶体管PMOS1的漏极和NMOS1的漏极通过第二层多晶硅相连接，晶体管PMOS2的漏极和NMOS2的漏极也通过第二层多晶硅相连接；CMOS1的栅极、PMOS2的漏极、NMOS2的漏极通过金属连线相连接；CMOS2的栅极、PMOS1的漏极、NMOS1的漏极通过金属连线相连接。本发明具有版图结构简单、制造方便的优点。

Description

SRAM的版图结构及其制造方法
技术领域
本发明涉及一种半导体集成电路器件，特别是涉及一种SRAM(StaticRandom Access Memory，静态随机存取存储器)器件。
背景技术
目前的SRAM器件在形成后，都是通过化学气相淀积(CVD)工艺淀积一层介质材料作为层间介质(ILD)，再通过光刻和刻蚀工艺形成通孔，最后通过物理气相淀积(PVD)工艺在通孔中填入金属将SRAM器件连出来。
请参阅图1，这是现有的SRAM器件的版图示意图，其中其中稀疏的点填充区域表示多晶硅，斜线填充区域表示金属连线，横线填充区域表示有源区(硅)，密集的点填充区域表示接触孔电极。图1中的NMOS1和PMOS1形成CMOS1，NMOS2和PMOS2形成CMOS2。CMOS1的栅极(如果将电极分为6行，这是第4行的电极)通过金属线与CMOS2的漏极相连。CMOS2的栅极(如果将电极分为6行，这是第2行的电极)通过金属线与CMOS1的漏极相连。CMOS1与CMOS2之间形成闩锁(latch)。
而PMOS1的漏极与NMOS1的漏极之间是通过接触孔电极和金属连线实现的；PMOS2的漏极与NMOS2的漏极之间也是通过接触孔电极和金属连线实现的。随着SRAM器件尺寸的缩小，对生产工艺的要求越来越高，特别是要求接触孔的尺寸随之缩小，这给接触孔的刻蚀工艺带来很大的挑战。
发明内容
本发明所要解决的技术问题是提供一种SRAM的版图结构，与现有SRAM的版图结构相比更简单、更易于制造。为此，本发明还要提供所述SRAM的版图结构的制造方法。
为解决上述技术问题，本发明SRAM的版图结构包括有源区、第一层多晶硅、第二层多晶硅、接触孔电极和金属连线；
所述SRAM单元划分为CMOS1和CMOS2；其中CMOS1由晶体管PMOS1和NMOS1组成，CMOS2由晶体管PMOS2和NMOS2组成；
CMOS1的栅极、CMOS2的栅极为第一层多晶硅；
在第一层多晶硅之上具有氮化硅阻挡层，在第一层多晶硅的两侧具有氮化硅侧墙结构，在第一层多晶硅的间隔中具有第二层多晶硅；
晶体管PMOS1的漏极和NMOS1的漏极通过第二层多晶硅相连接，晶体管PMOS2的漏极和NMOS2的漏极也通过第二层多晶硅相连接；
在第二层多晶硅之上具有层间介质，再往上为金属连线；
CMOS1的栅极、PMOS2的漏极、NMOS2的漏极通过金属连线相连接；CMOS2的栅极、PMOS1的漏极、NMOS1的漏极通过金属连线相连接。
所述SRAM的版图结构的制造方法包括如下步骤：
初始状态：硅衬底上具有多晶硅栅极，多晶硅栅极上覆盖有氮化硅阻挡层，多晶硅栅极两侧具有氮化硅侧墙；
所述多晶硅栅极为第一层多晶硅；
第1步，在硅片表面淀积一层多晶硅，该层多晶硅为第二层多晶硅；刻蚀该第二层多晶硅，使该第二层多晶硅连接晶体管PMOS1的漏极和NMOS1的漏极，还使该第二层多晶硅连接晶体管PMOS2的漏极和NMOS2的漏极；
第2步，在硅片表面淀积一层层间介质，在该层间介质和氮化硅阻挡层中刻蚀通孔，并在所述通孔中填充金属形成接触孔电极；
第3步，在层间介质之上淀积一层金属薄膜，并刻蚀成金属连线，金属连线连接CMOS1的栅极、PMOS2的漏极和NMOS2的漏极，还连接CMOS2的栅极、PMOS1的漏极和NMOS1的漏极。
本发明具有版图结构简单、制造方便的优点。
附图说明
图1是现有的SRAM器件的版图示意图；
图2是本发明SRAM器件的版图示意图；
图3a～图3h是本发明SRAM器件的版图结构的制造方法的各步骤示意图。
图中附图标记说明：
10为硅衬底；11为第一层多晶硅；12为氮化硅；13为第二层多晶硅；14为层间介质；15为接触孔电极；16为金属连线。
具体实施方式
请参阅图2，这是本发明SRAM的版图结构的示意图。其中面积最大的点划线矩形方框表示一个SRAM单元，其中包括CMOS1和CMOS2。CMOS1由晶体管PMOS1和NMOS1组成，CMOS2由晶体管PMOS2和NMOS2组成。图中横线填充区域表示有源区10，最稀疏点填充区域表示第一层多晶硅11，较密集点填充区域表示第二层多晶硅13，最密集点填充区域表示接触孔电极15，斜线填充区域表示金属连线16。晶体管PMOS1的漏极和NMOS1的漏极通过第二层多晶硅13相连接。晶体管PMOS2的漏极和NMOS2的漏极也通过第二层多晶硅13相连接。CMOS1的栅极、PMOS2的漏极、NMOS2的漏极通过金属连线16相连接。CMOS2的栅极、PMOS1的漏极、PMOS2的漏极也通过金属连线16相连接。
图2中，PMOS1的栅极和NMOS1的栅极为同一条多晶硅，作为CMOS1的栅极。PMOS2的栅极和NMOS2的栅极也是同一条多晶硅，作为CMOS2的栅极。
图2中有四个接触孔电极15分别接编程端BL、BL#、接入电压VCC和地线VSS，其中，编程端BL和BL#都是SRAM器件的位线。
本发明SRAM的版图结构中，连接到有源区10的功能由第二层多晶硅13来实现，不需要接触孔电极。这样刻蚀接触孔时，只需要停在第一层多晶硅11或第二层多晶硅13的上表面即可，减少了通孔刻蚀的难度。并且由于第二层多晶硅13淀积在第一层多晶硅11的侧墙结构之间，具有自对准的功效，避免了光刻工艺带来的对准(overlay)偏差。
本发明SRAM的版图结构的制造方法包括如下步骤：
初始状态：请参阅图3a，硅衬底10上具有多晶硅栅极11，多晶硅栅极11上覆盖有氮化硅阻挡层12，多晶硅栅极11的两侧具有氮化硅侧墙结构12。
此时的版图结构如图3b所示，其中省略了氮化硅12。图中横线填充区域表示有源区(即硅衬底10)，最稀疏的点填充区域表示第一层多晶硅(即多晶硅栅极11)。
第1步，请参阅图3c，在硅片表面淀积一层多晶硅13，相对于多晶硅栅极11而言，这是第二层多晶硅。然后使用干法反刻工艺将该第二层多晶硅13刻蚀得与氮化硅阻挡层12的上表面齐平。接着使用光刻和刻蚀工艺对该第二层多晶硅13进行刻蚀。晶体管PMOS1和NMOS1的漏极通过该第二层多晶硅13相连接。晶体管PMOS2和NMOS2的漏极也通过该第二层多晶硅13相连接。
此时的版图结构如图3d所示，图中稍密集的点填充区域表示第二层多晶硅(即多晶硅13)。第二层多晶硅13在第一层多晶硅11的间隔中。
第2步，请参阅图3e，在硅片表面淀积一层介质14如二氧化硅，作为层间介质(ILD)。然后通过光刻和刻蚀工艺在介质14和/或氮化硅阻挡层12中刻蚀通孔。接着在所述通孔中通过物理气相淀积工艺填充金属如钨塞，形成接触孔电极15。
此时的版图结构如图3f所示，其中还省略了层间介质14。图中最密集点填充区域表示接触孔电极(即金属电极15)。
第3步，请参阅图3g，在层间介质14之上先通过物理气相淀积工艺淀积一层金属，然后通过光刻和刻蚀工艺将该层金属刻蚀成金属连线16，金属连线16连接CMOS1的栅极、PMOS2的漏极和NMOS2的漏极，还连接CMOS2的栅极、PMOS1的漏极和NMOS1的漏极。
此时的版图结构如图3h所示，图中斜线填充区域表示金属(即金属连线16)。
本发明通过新设计的SRAM版图结构，使得金属连线16的布线更简单，仅有横向和数竖向走线，取消了斜向走线，这简化了金属连线16的设计，并降低了制造难度和制造成本。同时本发明还简化了通孔刻蚀的难度。
上述实施例仅为示意，本领域的一般技术人员可对其中的结构、工艺等进行等同替换，仍应属于本发明的保护范围之内。

Claims (2)

1.一种SRAM的版图结构，其特征是，包括有源区、第一层多晶硅、第二层多晶硅、接触孔电极和金属连线；
所述SRAM单元划分为CMOS1和CMOS2；其中CMOS1由晶体管PMOS1和NMOS1组成，CMOS2由晶体管PMOS2和NMOS2组成；
CMOS1的栅极、CMOS2的栅极为第一层多晶硅；
在第一层多晶硅之上具有氮化硅阻挡层，在第一层多晶硅的两侧具有氮化硅侧墙结构，在第一层多晶硅的间隔中具有第二层多晶硅；
晶体管PMOS1的漏极和NMOS1的漏极通过第二层多晶硅相连接，晶体管PMOS2的漏极和NMOS2的漏极也通过第二层多晶硅相连接；
在第二层多晶硅之上具有层间介质，再往上为金属连线；
CMOS1的栅极、PMOS2的漏极、NMOS2的漏极通过金属连线相连接；CMOS2的栅极、PMOS1的漏极、NMOS1的漏极通过金属连线相连接。
2.如权利要求1所述的SRAM的版图结构的制造方法，其特征是，包括如下步骤：
初始状态：硅衬底上具有多晶硅栅极，多晶硅栅极上覆盖有氮化硅阻挡层，多晶硅栅极两侧具有氮化硅侧墙；
所述多晶硅栅极为第一层多晶硅；
第1步，在硅片表面淀积一层多晶硅，该层多晶硅为第二层多晶硅；刻蚀该第二层多晶硅，使该第二层多晶硅连接晶体管PMOS1的漏极和NMOS1的漏极，还使该第二层多晶硅连接晶体管PMOS2的漏极和NMOS2的漏极；
第2步，在硅片表面淀积一层层间介质，在该层间介质和氮化硅阻挡层中刻蚀通孔，并在所述通孔中填充金属形成接触孔电极；
第3步，在层间介质之上淀积一层金属薄膜，并刻蚀成金属连线，金属连线连接CMOS1的栅极、PMOS2的漏极和NMOS2的漏极，还连接CMOS2的栅极、PMOS1的漏极和NMOS1的漏极。
CN 201010027328 2010-01-20 2010-01-20 Sram的版图结构及其制造方法 Active CN102130129B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010027328 CN102130129B (zh) 2010-01-20 2010-01-20 Sram的版图结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010027328 CN102130129B (zh) 2010-01-20 2010-01-20 Sram的版图结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102130129A CN102130129A (zh) 2011-07-20
CN102130129B true CN102130129B (zh) 2013-12-18

Family

ID=44268127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010027328 Active CN102130129B (zh) 2010-01-20 2010-01-20 Sram的版图结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102130129B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105825879B (zh) * 2015-01-09 2018-08-10 中芯国际集成电路制造(上海)有限公司 灵敏放大器的版图及其形成方法、存储器的版图
CN108198801B (zh) 2018-02-13 2020-05-05 中国科学院微电子研究所 互连结构及其制造方法、包括互连结构的电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1222254A (zh) * 1996-03-28 1999-07-07 英特尔公司 具有垂直层叠跨接的存储单元设计
CN1223471A (zh) * 1997-11-28 1999-07-21 三菱电机株式会社 半导体装置及半导体装置的制造方法
US6100126A (en) * 1996-11-25 2000-08-08 Mosel Vitelic Inc. Method of making a resistor utilizing a polysilicon plug formed with a high aspect ratio
CN1725499A (zh) * 2004-07-23 2006-01-25 台湾积体电路制造股份有限公司 以埋入式区域内连线形成的静态随机存取记忆体及其方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1222254A (zh) * 1996-03-28 1999-07-07 英特尔公司 具有垂直层叠跨接的存储单元设计
US6100126A (en) * 1996-11-25 2000-08-08 Mosel Vitelic Inc. Method of making a resistor utilizing a polysilicon plug formed with a high aspect ratio
CN1223471A (zh) * 1997-11-28 1999-07-21 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN1725499A (zh) * 2004-07-23 2006-01-25 台湾积体电路制造股份有限公司 以埋入式区域内连线形成的静态随机存取记忆体及其方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2005-327840A 2005.11.24
JP特开2006-108397A 2006.04.20

Also Published As

Publication number Publication date
CN102130129A (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
CN110634869A (zh) 存储器阵列及其制造方法
US20120001299A1 (en) Semiconductor Constructions
CN103367367B (zh) 用于高速rom单元的装置
US20220262813A1 (en) Integrated Assemblies Having Transistor Body Regions Coupled to Carrier-Sink-Structures; and Methods of Forming Integrated Assemblies
US11094699B1 (en) Apparatuses including stacked horizontal capacitor structures and related methods, memory devices, and electronic systems
CN103534807A (zh) 具有用于嵌入式动态随机存取存储器（edram）的集成双壁电容器的半导体结构及其形成方法
US20140301126A1 (en) Memory Arrays and Methods of Forming Electrical Contacts
US11581317B2 (en) Integrated assemblies having shield lines between digit lines, and methods of forming integrated assemblies
US10566136B2 (en) Capacitors, integrated assemblies including capacitors, and methods of forming integrated assemblies
US11239242B2 (en) Integrated assemblies having dielectric regions along conductive structures, and methods of forming integrated assemblies
US20190027478A1 (en) Integrated Assemblies Comprising Stud-Type Capacitors
US20150214147A1 (en) Semiconductor device and method for manufacturing the same
WO2023024415A1 (zh) 存储器件及其形成方法
CN115148705A (zh) 半导体结构及其制备方法
US11678477B2 (en) Semiconductor constructions, and semiconductor processing methods
CN102130129B (zh) Sram的版图结构及其制造方法
US9054054B2 (en) Methods of forming patterns and methods of manufacturing semiconductor devices using the same
US9960167B1 (en) Method for forming semiconductor device
US11081490B2 (en) Integrated assemblies which include metal-containing interconnects to active-region pillars, and methods of forming integrated assemblies
KR20140048789A (ko) 반도체 구조 및 그 형성 방법, ｓｒａｍ 메모리 유닛, 및 ｓｒａｍ 메모리
US20230058288A1 (en) Conductive Interconnects and Methods of Forming Conductive Interconnects
US9875932B2 (en) Methods of forming contact holes using pillar masks and mask bridges
CN113964127A (zh) 半导体结构及其制备方法
US6822301B2 (en) Maskless middle-of-line liner deposition
WO2022088850A1 (zh) 半导体结构及半导体结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.