RU98107250A - Способ изготовления элементов структур очень малого размера на полупроводниковой подложке - Google Patents
Способ изготовления элементов структур очень малого размера на полупроводниковой подложкеInfo
- Publication number
- RU98107250A RU98107250A RU98107250/28A RU98107250A RU98107250A RU 98107250 A RU98107250 A RU 98107250A RU 98107250/28 A RU98107250/28 A RU 98107250/28A RU 98107250 A RU98107250 A RU 98107250A RU 98107250 A RU98107250 A RU 98107250A
- Authority
- RU
- Russia
- Prior art keywords
- layer
- oxide
- silicon
- polycrystalline silicon
- remove
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims 7
- 238000004519 manufacturing process Methods 0.000 title claims 3
- 239000004065 semiconductor Substances 0.000 title 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims 7
- 238000005530 etching Methods 0.000 claims 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 5
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims 4
- 230000001681 protective Effects 0.000 claims 3
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 210000004027 cells Anatomy 0.000 claims 1
- 150000002825 nitriles Chemical class 0.000 claims 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 claims 1
- 210000000352 storage cell Anatomy 0.000 claims 1
Claims (6)
1. Способ изготовления туннельного окна с очень малой длиной в случае запоминающей ячейки электрически стираемого программируемого постоянного запоминающего устройства (ЭП-ПЗУ) со следующими операциями: а) на поверхности подложки (100) изготавливают область защитного оксида (20) и по меньшей мере одну лежащую между областями защитного оксида область оксида затвора (30), b) на этом слое оксида (20, 30) изготавливают слой нитрида кремния (40) с) на слое нитрида кремния (40) изготавливают слой поликристаллического кремния (50), d) на слое поликристаллического кремния (50) изготавливают структуру, край которой лежит над областью оксида затвора (30), e) над слоем поликристаллического кремния (50) и структурой (60) осаждают слой, который может травиться селективно относительно слоя поликристаллического кремния (50), f) подвергают слой анизотропному травлению так, что остается только микроструктура (70) на лежащем над областью оксида затвора (30) крае структуры (60), g) удаляют структуру (60), h) формируют на слое поликристаллического кремния (50) вокруг действующей в качестве оксидационного барьера микроструктуры (70) оксид (80), i) удаляют микроструктуру (70), j) лежащий под оксидом (80) слой поликристаллического кремния (50) анизотропно травят, причем структурированный посредством микроструктуры (70) оксидный слой (80) служит в качестве маски для травления, k) удаляют оксидный слой (80) l) анизотропно травят лежащий под слоем поликристаллического кремния (50) слой нитрида кремния (40) с помощью служащего в качестве маски для травления слоя поликристаллического кремния (50), m) удаляют слой поликристаллического кремния (50), n) анизотропно травят лежащий под слоем нитрида кремния (40) слой оксида затвора (30) с помощью служащего в качестве маски для травления слоя нитрида кремния (40) вплоть до поверхности подложки, o) термически оксидируют поверхность подложки и боковые поверхности возникающего туннельного окна (90), p) удаляют слой нитрида кремния (40).
2. Способ по п.1, отличающийся тем, что созданный над слоем поликристаллического кремния (50) слой является слоем нитрида кремния.
3. Способ изготовления электрода затвора очень малого размера со следующими операциями: a) на поверхности подложки (1) изготавливают многослойную защитную структуру оксид кремния-поликристаллический кремний-оксид кремния (2, 3, 4), b) формируют на этой многослойной структуре первый слой (5), c) на первом слое (5) изготавливают структуру (7), d) над первым слоем (5) и структурой (7) осаждают второй слой (6), который может селективно травиться относительно первого слоя (5), е) подвергают второй слой (6) анизотропному травлению так, что остается только микроструктура (8) на краю структуры (7), f) удаляют структуру (7), g) изготавливают на первом слое (5) вокруг действующей в качестве оксидационного барьера микроструктуры (8) оксид (9), h) удаляют микроструктуру (8), i) анизотропно травят лежащий под оксидом (9) первый слой (5), причем структурированный посредством микроструктуры (8) оксидный слой (9) служит в качестве маски для травления, j) удаляют оксидный слой (9), k) анизотропно травят лежащий под первым слоем (5) верхний слой оксида кремния (4) многослойной структуры (2, 3, 4) с помощью служащего в качестве маски для травления слоя первого слоя (5), l) удаляют первый слой (5), m) анизотропно травят лежащий под верхним слоем оксида кремния (4) слой поликристаллического кремния (3) и лежащий под ним нижний слой оксида кремния (2) многослойной структуры (2, 3, 4) с помощью служащего в качестве маски для травления верхнего слоя оксида кремния ( 4 ) вплоть до поверхности подложки, n) термически оксидируют поверхность подложки и боковые поверхности возникшей канавки, o) заполняют и покрывают канавку проходящим в канавку, служащим в качестве электрода затвора (11) слоем поликристаллического кремния.
4. Способ по п.3, отличающийся тем, что первый слой (5) образован поликристаллическим кремнием и второй слой (6) нитридом кремния.
5. Способ по любому из п. 3 или 4, отличающийся тем, что электрод затвора (11) является управляющим электродом в МОП-транзисторе.
6. Способ по любому из п. 3 или 4, отличающийся тем, что электрод затвора (11) является плавающим электродом в запоминающей ячейке быстрого ЭП-ПЗУ.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19534780.3 | 1995-09-19 | ||
DE19534780A DE19534780A1 (de) | 1995-09-19 | 1995-09-19 | Verfahren zum Erzeugen sehr kleiner Strukturweiten auf einem Halbleitersubstrat |
Publications (2)
Publication Number | Publication Date |
---|---|
RU98107250A true RU98107250A (ru) | 2000-02-20 |
RU2168797C2 RU2168797C2 (ru) | 2001-06-10 |
Family
ID=7772595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU98107250/28A RU2168797C2 (ru) | 1995-09-19 | 1996-09-10 | Способ изготовления элементов структур очень малого размера на полупроводниковой подложке |
Country Status (8)
Country | Link |
---|---|
US (1) | US6027972A (ru) |
EP (1) | EP0852064A2 (ru) |
JP (1) | JPH11512568A (ru) |
KR (1) | KR19990044687A (ru) |
CN (1) | CN1202981A (ru) |
DE (1) | DE19534780A1 (ru) |
RU (1) | RU2168797C2 (ru) |
WO (1) | WO1997011483A2 (ru) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19643185C2 (de) * | 1996-10-18 | 1998-09-10 | Siemens Ag | Dual-Gate-Speicherzelle und Verfahren zur Herstellung einer nichtflüchtigen Speicherzelle |
US6150245A (en) * | 1997-02-27 | 2000-11-21 | Nec Corporation | Method of manufacturing a field effect transistor |
JP4081854B2 (ja) * | 1998-05-11 | 2008-04-30 | 沖電気工業株式会社 | 半導体装置の製造方法 |
JP2002100688A (ja) | 2000-09-22 | 2002-04-05 | Oki Electric Ind Co Ltd | 不揮発性半導体メモリの製造方法 |
US6740557B1 (en) | 2001-07-02 | 2004-05-25 | Taiwan Semiconductor Manufacturing Company | Spacer like floating gate formation |
ITMI20022785A1 (it) * | 2002-12-30 | 2004-06-30 | St Microelectronics Srl | Processo per la fabbricazione di celle di memoria |
ITMI20022784A1 (it) * | 2002-12-30 | 2004-06-30 | St Microelectronics Srl | Processo per la fabbricazione di celle di memoria |
US20050239250A1 (en) * | 2003-08-11 | 2005-10-27 | Bohumil Lojek | Ultra dense non-volatile memory array |
JP2005183763A (ja) * | 2003-12-22 | 2005-07-07 | Toshiba Microelectronics Corp | 不揮発性メモリを含む半導体装置の製造方法 |
DE102006037045B4 (de) * | 2006-08-08 | 2011-05-05 | Infineon Technologies Austria Ag | Herstellungsverfahren zum Erzeugen einer Halbleitervorrichtung |
CN107437548B (zh) * | 2016-05-26 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4558339A (en) * | 1982-03-09 | 1985-12-10 | Rca Corporation | Electrically alterable, nonvolatile floating gate memory device |
US4513397A (en) * | 1982-12-10 | 1985-04-23 | Rca Corporation | Electrically alterable, nonvolatile floating gate memory device |
JPS61222175A (ja) * | 1985-03-01 | 1986-10-02 | Fujitsu Ltd | 半導体記憶装置の製造方法 |
JP2547622B2 (ja) * | 1988-08-26 | 1996-10-23 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
JPH05190809A (ja) * | 1992-01-14 | 1993-07-30 | Kawasaki Steel Corp | 半導体装置の製造方法 |
US5236853A (en) * | 1992-02-21 | 1993-08-17 | United Microelectronics Corporation | Self-aligned double density polysilicon lines for ROM and EPROM |
US5225362A (en) * | 1992-06-01 | 1993-07-06 | National Semiconductor Corporation | Method of manufacturing a full feature high density EEPROM cell with poly tunnel spacer |
KR0150048B1 (ko) * | 1994-12-23 | 1998-10-01 | 김주용 | 플래쉬 이이피롬 셀 및 그 제조방법 |
KR0166840B1 (ko) * | 1995-05-12 | 1999-01-15 | 문정환 | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 |
US5854501A (en) * | 1995-11-20 | 1998-12-29 | Micron Technology, Inc. | Floating gate semiconductor device having a portion formed with a recess |
DE69630864T2 (de) * | 1996-01-31 | 2004-11-04 | Sgs-Thomson Microelectronics S.R.L., Agrate Brianza | Verfahren zur Herstellung nichtflüchtiger Speicheranordnungen mit Tunneloxid |
US5750428A (en) * | 1996-09-27 | 1998-05-12 | United Microelectronics Corp. | Self-aligned non-volatile process with differentially grown gate oxide thickness |
US5786614A (en) * | 1997-04-08 | 1998-07-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Separated floating gate for EEPROM application |
-
1995
- 1995-09-19 DE DE19534780A patent/DE19534780A1/de not_active Withdrawn
-
1996
- 1996-09-10 RU RU98107250/28A patent/RU2168797C2/ru active
- 1996-09-10 KR KR1019980701943A patent/KR19990044687A/ko not_active Application Discontinuation
- 1996-09-10 JP JP9512303A patent/JPH11512568A/ja not_active Ceased
- 1996-09-10 WO PCT/DE1996/001697 patent/WO1997011483A2/de not_active Application Discontinuation
- 1996-09-10 CN CN96198424A patent/CN1202981A/zh active Pending
- 1996-09-10 EP EP96938929A patent/EP0852064A2/de not_active Ceased
-
1998
- 1998-03-19 US US09/044,533 patent/US6027972A/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100297306B1 (ko) | 전계효과트랜지스터를구비한반도체디바이스및그제조방법 | |
GB1381602A (en) | Integrated circuit structure and method for making integrated circuit structure | |
EP1172861A3 (en) | Nonvolatile semiconductor memory device and method for fabricating the same | |
JP2001085541A5 (ru) | ||
RU98107250A (ru) | Способ изготовления элементов структур очень малого размера на полупроводниковой подложке | |
KR940007654B1 (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
JPH11111872A (ja) | Eepromセル構成体及び製造方法 | |
JPH0851144A (ja) | 半導体集積回路の一部の構成体及びその製造方法 | |
KR940022839A (ko) | 반도체 장치 및 그 제조방법 | |
KR102587440B1 (ko) | 스페이서 한정된 플로팅 게이트 및 분리되어 형성된 폴리실리콘 게이트들을 갖는 분할 게이트 플래시 메모리 셀을 형성하는 방법 | |
KR880001048A (ko) | 반도체장치와 그 제조방법 | |
JP2753155B2 (ja) | 縦型mosトランジスタとその製造方法 | |
US4488931A (en) | Process for the self-alignment of a double polycrystalline silicon layer in an integrated circuit device through an oxidation process | |
JP3325432B2 (ja) | Mos型半導体装置及びその製造方法 | |
JP3264724B2 (ja) | 半導体装置 | |
JPH09213783A (ja) | 半導体装置の製造方法 | |
RU98107256A (ru) | Способ изготовления областей истока матрицы запоминающих ячеек быстрого электрически стираемого программируемого постоянного запоминающего устройства | |
JP2644275B2 (ja) | 半導体装置の製造方法 | |
JP3269016B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2004273559A (ja) | 半導体装置およびその製造方法 | |
KR0161839B1 (ko) | 열산화막 공정을 이용한 게이트 형성방법 | |
JPH0917799A (ja) | 半導体装置用基板表面を用意する方法 | |
KR920020640A (ko) | 고압 산화 방법에 의해 형성된 집적 회로용 절연체층 및 이의 형성 방법 | |
JPH0719847B2 (ja) | ダイナミツクメモリセルの製造方法 | |
KR970018611A (ko) | 비휘발성 메모리 셀 및 그 제조방법 |