RU2011303C1

RU2011303C1 - Clock synchronizing unit

Info

Publication number: RU2011303C1
Authority: RU
Inventors: Г.М. Гехт; Ю.М. Седых
Original assignee: Конструкторское бюро электроприборостроения Научно-производственного объединения "Хартрон"
Priority date: 1990-05-03
Filing date: 1990-05-03
Publication date: 1994-04-15

Abstract

FIELD: electric communication. SUBSTANCE: clock synchronizing unit has on its transmitting side flip-flop 1, AND gates 2-4, OR gate 5, transmitting paraphase amplifier 6, pulse sequence former 7 and clock counter 8. Former 7 has flip-flops 9 and 10, AND gates 11-13. There are receiving paraphase amplifier 14, AND gate 15, delay unit 16, code sequence pulse counter 17 on the receiving side of the synchronizing unit, as well as flip-flop 18, AND gates 19, 20. EFFECT: widened functional capabilities due to modular synchronization. 3 dwg

Description

Изобретение относится к электросвязи и может быть использовано в системах передачи данных. The invention relates to telecommunications and can be used in data transmission systems.

Известно устройство тактовой синхронизации, содержащее на передающей стороне триггер, три элемента И, элемент ИЛИ, передающий парафазный усилитель, формирователь последовательности импульсов, состоящий из двух триггеров и трех элементов И, счетчик тактов и на приемной стороне - приемный парафазный усилитель, два элемента И, счетчик импульсов кодовой последовательности, RS-триггер и блок задержки, а также соответствующие связи всех перечисленных элементов. It is known a clock synchronization device containing a trigger on the transmitting side, three AND elements, an OR element transmitting a paraphase amplifier, a pulse shaper consisting of two triggers and three And elements, a clock counter and a receiving paraphase amplifier, two And elements on the receiving side, code sequence pulse counter, RS-flip-flop and delay unit, as well as the corresponding connections of all the listed elements.

Недостатком этого устройства являются ограниченные функциональные возможности, что выражается в невозможности различать окончание блока (массива) слов. Этот недостаток обусловлен отсутствием в составе устройства узлов, обеспечивающих блочную синхронизацию. The disadvantage of this device is limited functionality, which translates into the inability to distinguish the end of a block (array) of words. This disadvantage is due to the lack of nodes in the device that provide block synchronization.

Цель изобретения - расширение функциональных возможностей путем обеспечения блочной синхронизации. The purpose of the invention is the expansion of functionality by providing block synchronization.

Поставленная цель достигается тем, что в устройство тактовой синхронизации, содержащее на передающей стороне последовательно соединенные триггер, первый элемент И, элемент ИЛИ и передающий парафазный усилитель, выход которого соединен с входом канала связи, инверсный выход триггера через второй элемент И соединен с вторым входом элемента ИЛИ, первый и второй выходы формирователя последовательностей импульсов соединены с вторыми входами первого и второго элементов И, третий выход формирователя последовательностей импульсов соединен с вторым входом передающего парафазного усилителя через последовательно соединенные счетчик тактов и третий элемент И, другой вход которого соединен с третьим выходом формирователя последовательностей импульсов, вход которого является тактовым входом устройства, информационным входом которого является вход триггера, а на приемной стороне - последовательно соединенные приемный усилитель, блок задержки и четвертый элемент И, второй вход которого соединен с вторым выходом приемного усилителя, вход которого соединен с выходом канала связи, при этом первый выход приемного усилителя соединен с входом сброса счетчика импульсов кодовой последовательности и RS-триггера, установочный вход которого соединен с выходом четвертого элемента И, второй выход приемного усилителя соединен со счетным входом счетчика импульсов кодовой последовательности и с первым входом пятого элемента И, второй и третий входы которого соединены соответственно с выходом счетчика импульсов кодовой последовательности и с прямым выходом RS-триггера, причем выход блока задержки и выходы четвертого и пятого элементов И являются соответственно тактовым выходом, информационным выходом и выходом импульсов цикловой пословной синхронизации устройства, введен дополнительный элемент И, первый и второй входы которого соединены, соответственно, с первым и вторым входами пятого элемента И, а третий вход дополнительного элемента И и соединен с инверсным выходом RS-триггера, причем выход дополнительного элемента И является выходом импульсов блочной синхронизации устройства. This goal is achieved by the fact that in the clock synchronization device containing a trigger connected in series, a first AND element, an OR element, and a transmitting phase-phase amplifier, the output of which is connected to the input of the communication channel, the inverse trigger output through the second AND element is connected to the second input of the element OR, the first and second outputs of the pulse shaper are connected to the second inputs of the first and second elements AND, the third output of the pulse shaper is connected the second input of the transmitting paraphase amplifier through a series connected clock counter and the third element And, the other input of which is connected to the third output of the pulse shaper, the input of which is the clock input of the device, the information input of which is the trigger input, and on the receiving side is the series-connected receiving amplifier, the delay unit and the fourth element And, the second input of which is connected to the second output of the receiving amplifier, the input of which is connected to the output of the communication channel zi, while the first output of the receiving amplifier is connected to the reset input of the pulse counter of the code sequence and RS-trigger, the installation input of which is connected to the output of the fourth element And, the second output of the receiving amplifier is connected to the counting input of the pulse counter of the code sequence and to the first input of the fifth element And , the second and third inputs of which are connected respectively to the output of the pulse counter of the code sequence and to the direct output of the RS-trigger, and the output of the delay unit and the outputs of the fourth and fifth of the And elements are, respectively, a clock output, an information output, and an output of pulses of the cyclic word-by-word synchronization of the device, an additional And element is introduced, the first and second inputs of which are connected, respectively, with the first and second inputs of the fifth And element, and the third input of the additional And element is connected to the inverse output of the RS-trigger, and the output of the additional element And is the output of the pulses of the block synchronization device.

Введенный на приемной стороне дополнительный элемент И с его связями обеспечивает выделение признака блочной синхронизации, отличающегося от признака пословной синхронизации, что составляет положительный эффект. An additional element And, introduced at the receiving side, with its connections, provides the selection of the block synchronization feature, which differs from the word sync feature, which is a positive effect.

Сущность изобретения состоит в разделении на приемной стороне признаков блочной синхронизации и пословной синхронизации по их отличиям, введенным при формировании на передающей стороне двух дополнительных тактов, передаваемых в конце каждого слова, причем в первом дополнительном такте передается полный символ логического "0" (в слове блочной синхронизации) или логической "1" (в остальных словах блока), а во втором дополнительном такте - символ логического "0" (в слове блочной синхронизации) или логической "1" (в остальных словах блока) без отрицательного тактового импульса, в результате чего по приему слова блочной синхронизации формируется на выходе устройства импульс блочной синхронизации, что обеспечивает установление синхронизации каждого передаваемого блока слов. The essence of the invention consists in dividing on the receiving side the characteristics of block synchronization and word-by-word synchronization according to their differences, introduced when two additional clocks are transmitted on the transmitting side, transmitted at the end of each word, and in the first additional clock, the complete symbol of the logical "0" is transmitted (in the word block synchronization) or logical "1" (in the remaining words of the block), and in the second additional measure - the symbol of logical "0" (in the word block synchronization) or logical "1" (in the remaining words of the block) without negative negative clock pulse, as a result of which, upon receiving a block synchronization word, a block synchronization pulse is formed at the output of the device, which ensures the establishment of synchronization of each transmitted block of words.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 - блок-схема формирователя последовательности импульсов; на фиг. 3 - эпюры сигналов в различных точках устройства (фиг. 3Б - при формировании, передаче и приеме слова блочной синхронизации; на фиг. 3А - при формировании, передаче и приеме остальных слов группы). In FIG. 1 shows a block diagram of the proposed device; in FIG. 2 is a block diagram of a pulse train; in FIG. 3 - diagrams of signals at various points of the device (Fig. 3B - during the formation, transmission and reception of the word block synchronization; in Fig. 3A - during the formation, transmission and reception of the remaining words of the group).

Устройство тактовой синхронизации содержит на передающей стороне триггер 1, первый 2 и второй 3 и третий 4 элементы И, элемент ИЛИ 5, передающий парафазный усилитель 6, формирователь 7 последовательностей импульсов и счетчик 8 тактов, причем в состав формирователя 7 входят триггеры 9 и 10 и элементы И 11 - 13, а на приемной стороне - приемный парафазный усилитель 14, четвертый элемент И 15, блок 16 задержки, счетчик 17 импульсов кодовой последовательности, RS-триггер 18, пятый элемент И 19 и дополнительный элемент И 20. The clock synchronization device comprises a trigger 1, a first 2 and a second 3 and a third 4 AND elements, an OR element 5, a paraphase amplifier 6, a pulse train 7 and a clock counter 8, the shaper 7 includes triggers 9 and 10, and elements 11 - 13, and on the receiving side, a receiving paraphase amplifier 14, fourth element 15, delay unit 16, counter 17 pulses of the code sequence, RS flip-flop 18, fifth element 19 and additional element 20.

На эпюрах - кодовая последовательность импульсов, б - импульсы опорной частоты, в - первая последовательность тактовых импульсов, г - вторая последовательность тактовых импульсов, д - третья последовательность тактовых импульсов, е - потенциал на втором входе элемента И 4, ж - последовательность импульсов на втором входе передающего парафазного усилителя 6, з - последовательность импульсов на первом входе передающего парафазного усилителя 6, и - последовательность двухполярных импульсов в линии, к - последовательность кодовых импульсов на втором выходе приемного парафазного усилителя 14, л - последовательность тактовых импульсов на первом выходе приемного парафазного усилителя 14, м - кодовая последовательность импульсов на выходе устройства, н - потенциал на прямом выходе RS-триггера 18, о - потенциал на инверсном выходе RS-триггера 18, п - потенциал на выходе счетчика 17 импульсов кодовой последовательности, р - импульс пословной синхронизации, с - импульс блочной синхронизации. On the diagrams - a code sequence of pulses, b - pulses of the reference frequency, c - the first sequence of clock pulses, d - the second sequence of clock pulses, d - the third sequence of clock pulses, e - the potential at the second input of the element And 4, g - the sequence of pulses at the second the input of the transmitting paraphase amplifier 6, h is the sequence of pulses at the first input of the transmitting paraphase amplifier 6, and is the sequence of bipolar pulses in the line, k is the sequence of code pulses per w rum output of the receiving paraphase amplifier 14, l is the sequence of clock pulses at the first output of the receiving paraphase amplifier 14, m is the code sequence of pulses at the output of the device, n is the potential at the direct output of the RS trigger 18, о is the potential at the inverse output of the RS trigger 18 , p is the potential at the output of the counter 17 pulses of the code sequence, p is the pulse of word-by-word synchronization, and s is the pulse of block synchronization.

Предлагаемое устройство работает следующим образом. The proposed device operates as follows.

На счетный вход триггера 1 поступает входная кодовая последовательность импульсов (эпюра а), а на вход формирователя 7 последовательностей импульсов поступают импульсы опорной частоты (эпюра б), период следования которых в четыре раза меньше периода выходных тактовых импульсов. При этом на выходах элементов И 11-13 лишь один раз в течение периода следования тактовых импульсов появляется импульсный сигнал, длительность которого равна длительности периода следования импульсов опорной частоты (эпюры в, г, д). При изменении логического состояния входной кодовой последовательности импульсов (эпюра а), например при переходе из "0" в "1", изменяется состояние триггера 1. Пусть, например, на первом входе элемента И 2 появляется "1", тогда элемент И 2 подготовлен для пропуска второй последовательности импульсов (эпюра г), поступающей с первого выхода формирователя 7 на второй вход элемента И 2. При изменении логического состояния входной кодовой последовательности импульсов, например, при переходе от "1" к "0", аналогично описанному работает элемент И 3, второй вход которого соединен с вторым выходом формирователя 7. С выходов элементов И 2 и 3 вторая или третья импульсная последовательности (эпюры г, д), поступает через элемент ИЛИ 5 на первый вход передающего парафазного усилителя 6 (эпюра з). The input pulse code sequence (plot a) is supplied to the counting input of trigger 1, and the reference frequency pulses (plot b), the repetition period of which is four times less than the period of the output clock pulses, are fed to the input of the shaper 7 pulse sequences. Moreover, at the outputs of the elements And 11-13 only once during the repetition period of the clock pulses appears a pulse signal, the duration of which is equal to the duration of the repetition period of the pulses of the reference frequency (diagrams c, d, e). When the logical state of the input code sequence of pulses changes (plot a), for example, when switching from "0" to "1", the state of trigger 1 changes. Let, for example, "1" appears on the first input of AND 2, then And 2 is prepared to skip the second sequence of pulses (plot r), coming from the first output of the driver 7 to the second input of the element And 2. When changing the logical state of the input code sequence of pulses, for example, when switching from "1" to "0", the element And works similarly to that described 3, second the input of which is connected to the second output of the shaper 7. From the outputs of the elements And 2 and 3, the second or third pulse sequence (diagrams d, e), enters through the element OR 5 to the first input of the transmitting paraphase amplifier 6 (plot h).

На счетный вход счетчика 8 тактов поступает первая последовательность импульсов (эпюра в). Выходы всех триггеров счетчика 8 тактов, количество которых (округленное до ближайшего большего целого числа) определяется по формуле k ≥ log₂(m+2), где m - количество информационных двоичных разрядов в передаваемом слове, подсоединены к входам входящего в счетчик 8 тактов дешифратора таким образом, что совпадение разрешающих потенциалов на всех входах дешифратора происходит после просчета счетчиков (m+2)-го импульса последовательности (эпюра в), поступающей на его вход. В результате в момент прихода (m+2)-го импульса изменяется полярность на выходе дешифратора. Полученный перепад напряжения через блок сброса, входящий в счетчик 8 тактов, подается на входы сброса всех счетных триггеров счетчика 8 тактов и устанавливает их в исходное состояние. Выход дешифратора является выходом счетчика 8 тактов. В течение тактов с 1-го по (m+1)-й включительно на втором входе элемента И 4 счетчик 8 тактов поддерживает потенциал (эпюра е), разрешающий прохождение через элемент И 4 на второй вход передающего парафазного усилителя 6 первой последовательности импульсов (эпюра в), поступающей на первый вход элемента И 4 с третьего выхода формирователя 7. По приходу (m+2)-го импульса первой последовательности импульсов (эпюра в) потенциал на выходе счетчика 8 тактов изменяется (эпюра е) и запрещает прохождение (m+2)-го импульса первой последовательности импульсов (эпюра в) на второй вход передающего парафазного усилителя 6 (эпюра ж).The counting input of the 8-clock counter receives the first pulse sequence (plot in). The outputs of all the triggers of the counter of 8 clocks, the number of which (rounded to the nearest larger integer) is determined by the formula k ≥ log ₂ (m + 2), where m is the number of information binary bits in the transmitted word, connected to the inputs of the decoder included in the clock counter 8 so that the coincidence of the resolving potentials at all the inputs of the decoder occurs after miscalculation of the counters of the (m + 2) th pulse of the sequence (plot in) entering its input. As a result, at the moment of arrival of the (m + 2) th pulse, the polarity at the decoder output changes. The resulting voltage drop through the reset unit, which is included in the counter of 8 cycles, is fed to the reset inputs of all the counting triggers of the counter of 8 cycles and sets them to their initial state. The decoder output is the output of a counter of 8 clock cycles. During the cycles from the 1st to the (m + 1) -th inclusive, at the second input of the And 4 element, the counter of 8 cycles maintains the potential (plot e), allowing passage through the And 4 element to the second input of the transmitting phase-phase amplifier 6 of the first pulse sequence (plot c) received at the first input of element And 4 from the third output of the driver 7. Upon arrival of the (m + 2) th pulse of the first pulse sequence (plot c), the potential at the output of the 8-clock counter changes (plot e) and prevents the passage of (m + 2) th pulse of the first pulse sequence (ep Jura c) to the second input of the transmitting paraphase amplifier 6 (plot g).

В тактах (m+1) и (m+2( на вход триггера 1 всегда подается в слове блочной синхронизации логический "0" (фиг. 3Б-а), а в остальных словах блока - логическая "1" (фиг. 3А-а). В результате, при передаче слова блочной синхронизации на первый вход передающего парафазного усилителя 6 (эпюра з) в тактах (m+1) и (m+2) поступают импульсы третьей последовательности (эпюра д), а при передаче остальных слов блока - импульсы второй последовательности (эпюра г). С выхода передающего парафазного усилителя 6 в линию передаются в такте (m+1) двухполярный импульс (эпюра и), являющийся символом логической "1" или логического "0", а в такте (m+2) только положительный импульс, представляющий часть символа логической "1" или логического "0" без отрицательного тактового импульса. In ticks (m + 1) and (m + 2 (trigger 1 always receives a logical “0” in the block synchronization word (Fig. 3B-a), and in the remaining words of the block, a logical “1” (Fig. 3A- As a result, when a block synchronization word is transmitted to the first input of a transmitting paraphase amplifier 6 (curve h) in pulses (m + 1) and (m + 2), pulses of the third sequence (curve d) are received, and when the remaining words of the block are transmitted - pulses of the second sequence (plot d). From the output of the transmitting paraphase amplifier 6, a bipolar pulse (plot I) is transmitted in a step (m + 1), which is I am a symbol of a logical “1” or a logical “0”, and in the cycle (m + 2) there is only a positive impulse representing a part of the symbol of a logical “1” or logical “0” without a negative clock.

На приемной стороне принятая последовательность (эпюра и) двухполярных импульсов разделяется в приемном парафазном усилителе 14 на последовательность тактовых импульсов (эпюра л) на первом выходе приемного парафазного усилителя 14 и на последовательность кодовых импульсов (эпюра к) на втором выходе приемного парафазного усилителя 14. Импульсы, проходящие на выход элемента И 15 (эпюра м) только при приеме символа логической "1", переводят RS-триггер 18 в единичное состояние, а тактовые импульсы с первого выхода приемного парафазного усилителя 14 возвращают его в нулевое состояние (эпюра н). Счетчик импульсов 17 кодовой последовательности считает все импульсы, поступающие на его вход со второго выхода приемного парафазного усилителя 14 и сбрасывается в исходное состояние тактовыми импульсами с первого выхода приемного парафазного усилителя 14. Таким образом, в течение тактов с 1-го по (m+1) на выходе счетчика 17 поддерживается потенциал (эпюра п), запрещающий прохождение кодовых импульсов (эпюра к) на выходе элемента И 19 и дополнительного элемента И 20. On the receiving side, the received sequence (batch) of bipolar pulses is divided in the receiving paraphase amplifier 14 into a sequence of clock pulses (diagram l) at the first output of the receiving paraphase amplifier 14 and into a sequence of code pulses (diagram k) at the second output of the receiving paraphase amplifier 14. Pulses passing to the output of element And 15 (plot m) only when receiving a logical "1" symbol, translate the RS-flip-flop 18 into a single state, and the clock pulses from the first output of the receiving paraphase amplifier 14 ozvraschayut in its zero state (curve H). The pulse counter 17 of the code sequence counts all the pulses arriving at its input from the second output of the receiving paraphase amplifier 14 and is reset to the initial state by clock pulses from the first output of the receiving paraphase amplifier 14. Thus, during clock cycles from the 1st to (m + 1 ) at the output of the counter 17 a potential is supported (plot n), which prohibits the passage of code pulses (plot k) at the output of the element And 19 and the additional element And 20.

Поскольку в такте (m+2) тактовый импульс отсутствует, RS-триггер 18 после установки его в единичное состояние в такте (m+1) при прохождении любого слова блока, кроме слова блочной синхронизации, остается в этом же состоянии также и в такте (m+2), а счетчик 17 после просчета одного кодового импульса в такте (m+1) не сбрасывается в исходное состояние в такте (m+2), а считает в этом такте второй кодовый импульс. В результате на выходе счетчика 17 (эпюра п) и на прямом выходе RS-триггера 18 (эпюра н) устанавливаются потенциалы, разрешающие прохождение в такте (m+2) кодового импульса со второго выхода приемного парафазного усилителя 14 на выход элемента И 19 (эпюра р). Следовательно, на выходе элемента И 19 появляется сигнал (эпюра р) только в такте (m+2), если в такте (m+1) передан символ логической "1". Таким образом, выход элемента И 19 является выходом импульсов пословной синхронизации. Since there is no clock pulse in the cycle (m + 2), the RS-flip-flop 18, after setting it to a single state in the cycle (m + 1), when passing through any word of the block except the block synchronization word, remains in the same state also in the cycle ( m + 2), and the counter 17 after calculating one code pulse in the cycle (m + 1) is not reset to the initial state in the cycle (m + 2), but counts the second code pulse in this cycle. As a result, at the output of the counter 17 (plot n) and at the direct output of the RS-flip-flop 18 (plot n), potentials are established that allow the passage of a code pulse in the cycle (m + 2) from the second output of the receiving paraphase amplifier 14 to the output of the And 19 element (plot R). Therefore, at the output of element And 19 a signal appears (plot p) only in measure (m + 2), if a logical “1” symbol is transmitted in measure (m + 1). Thus, the output of the element And 19 is the output of the pulses of the word synchronization.

После прохождения слова блочной синхронизации RS-триггер 18 не устанавливается в такте (m+1)в единичное состояние, поскольку в этом такте слова передается символ логического "0", а остается в нулевом состоянии после прохождения тактового импульса (эпюра л) в такте (m+1). Счетчик 17 работает при приеме слова блочной синхронизации также, как и при приеме остальных слов блока. В результате на выходе счетчика 17 (эпюра п) и на инверсном выходе Rs-триггера 18 (эпюра о) устанавливаются потенциалы, разрешающие прохождение в такте (m+2) кодового импульса со второго выхода приемного парафазного усилителя 14 на выход дополнительного элемента И 20 *эпюра с). Следовательно, на выходе дополнительного элемента И 20 появляется сигнал (эпюра 3с) только в такте (m+2), если в такте (m+1) передан символ логического "0". Таким образом, выход дополнительного элемента И 20 является выходом импульсов блочной синхронизации. After passing through the block synchronization word, the RS-trigger 18 is not set to the single state in the cycle (m + 1), since the logical “0” symbol is transmitted in this cycle of the word, but remains in the zero state after passing the cycle pulse (diagram l) in the cycle ( m + 1). The counter 17 operates upon receipt of a block synchronization word as well as upon reception of the remaining block words. As a result, at the output of the counter 17 (plot n) and at the inverse output of the Rs-flip-flop 18 (plot o), potentials are established that allow the passage of a code pulse from the second output of the receiving paraphase amplifier 14 to the output of an additional element And 20 * in the step (m + 2) plot c). Therefore, at the output of the additional element And 20, a signal appears (plot 3c) only in measure (m + 2), if a logical "0" symbol is transmitted in measure (m + 1). Thus, the output of the additional element And 20 is the output of the pulses of block synchronization.

(56) Авторское свидетельство СССР N 1615894, кл. Н 04 L 7/02, 1988. (56) Copyright certificate of the USSR N 1615894, cl. H 04 L 7/02, 1988.

Claims

A TACT SYNCHRONIZATION DEVICE comprising, on the transmitting side, a trigger connected in series, a first AND element, an OR element, and a transmitting phase-phase amplifier, the output of which is connected to an input of a communication channel, an inverse trigger output through a second AND element connected to a second input of an OR element, the first and second outputs of the driver pulse sequences are connected to the second inputs of the first and second elements AND, the third output of the pulse sequence former is connected to the second input of the transmitting paraphase amplifier through a series-connected clock counter and a third element And, the other input of which is connected to the third output of the pulse shaper, the input of which is the clock input of the device, the information input of which is the trigger input, and on the receiving side is a series-connected receiving amplifier, delay unit and the fourth element And, the second input of which is connected to the second output of the receiving amplifier, the first input of which is connected to the output of the communication channel, while the first output of the receiving about the amplifier is connected to the reset inputs of the pulse counter of the code sequence and the RS-trigger, the installation input of which is connected to the output of the fourth element And, the second output of the receiving amplifier is connected to the counting input of the pulse counter of the code sequence and the first input of the fifth element And, the second and third inputs of which connected respectively to the output of the pulse counter of the code sequence and to the direct output of the RS flip-flop, and the output of the delay unit and the outputs of the fourth and fifth elements AND are respectively with a clock output, information output, and pulse output of the cyclic word-by-word synchronization of the device, characterized in that, in order to expand the functionality by providing block synchronization, an additional element I is introduced into it, the first and second inputs of which are connected respectively to the first and second inputs of the fifth element And, and the third input of the additional element And is connected to the inverse output of the RS-trigger, and the output of the additional element And is the output of the block synchronization pulses stroystva.