Изобретение относитс к телеграф ной св зи и может быть использовано в устройствах передачи данных, Известно устройство циклового фазировани стартстопных телеграфных сигналов, содержащее приемный блок, стартстопный триггер, стартстопный распределитель, блок формир вани тактовых импульсов, одновибра тор и формирователь сброса, а также анализатор числа полупосьшок, инфор мационный вход которого соединен с выходом восстановленного текста приемного блока, первый и второй тактовые входы соединены с выходами блока формировани тактов, вход сброса подключен к общей шине сброса, стартовый вход соединен с выходом стартовых переходов приемного блока стоповый вход - со стоповым выходом стартстопного распределител , а выход анализатора через одновибратор и формирователь сброса подключен к общей- шине сброса fj , Недостатком данного устройства вл етс низка точность фазировани . Наиболее близким к предлагаемому по техническому решению вл етс устройство дл фазировани электронного телеграфного приемника, содержащее приемный блок, выход которого через первую дифференцирующую цепь Подключен к первому входу первого элемента И, к второму входу которого подключен выход первого триггера, а через вторую дифференцирующую цепь к первому входу второго элемента И, к второму входу которого подключен в-ход второго триггера, причем выход первого элемента И подключен к первому входу первого элемента ИЛИ, а выход второго элемента PI - к первому входу третьего триггера, последовательно соединенные, задающий генератор, первый ключ и распределиразр дов которого подключены, соответственно к входам первого и второг триггеров, последовательно соединенные второй ключ, к входу которого подключен выход задающего генератора первый счетчик и первьш дешифратор,а также стартстопный триггер, третий и четвертьй элементы И и второй элемент ИЛИ, при этом выходы дешифратор непосредственно и через третий элемент И подключены к входам четвер37 того триггера. выхо которого подключен к первому входу третьего элемента И и через третью дифференцирующую цепь - к другому входу первого элемента ИЛИ и к первому входу второго элемента ИЛИ, выход которого подключен к первому входу стартстопного триггера, к второму входу которого подключен выход приемного блока, а выход стартстопного триггера через .третий элемент И подключен к управл ющему входу первого ключа, вькод четвертого триггера через последовательно соединенные третью дифференцирующую цепь и п тый триггер подключен к управл ющему входу второго ключа , выход первого элемента ИЛИ подключен к соответствующим входам счетчика и п того триггера, а выход распределител тактов подключен к ссответствующим входам третьего триггера , третьего элемента И и второго элемента ИЛИ 2j . .Недостатком известного устройства вл етс низка точность фазировани . Цель изобретени - повьшгение точности фазировани , . I Поставленна цель до.Ьтигаетс тем, что в устройство дл фазировани электронного телеграфного приёмника , содержащее приемный блок, выход которого .через первую дифференцирующую цепь подключен к первому входу первого элемента И, к второму входу которого подключен выход первого триггера, а через вторую диффе- . ренцирующую цепь - к первому входу второго элемента И, к второму входу которого подключен выход второго триггера, причем выход первого элемента И подключен к первому входу первого элемента ИЛИ, а выход второго элемента И - к первому входу третьего триггера, последовательно соединенные задающий генератор, первый ключ и распределитель тактов, выходы соответствующ1 х разр дов . которого подключены соответственно к входам первого и второго триггеров , последовательно соединенные второй ключ, к входу которого подключен рыход задающего генератора, первый счетчик и первый дешифратор, а также стартстопньй триггер, третий и четвертьш элементы И и второй элемент ИЛИ, введены последовательно соединенные второй счетчик и второй дешифратор, при этом установочньй вход второго счетчика объединен с соотБВТствующим входом второго триг irepa, а к счетному входу второго |счетчика подключен выход третьего элемента И, к входам которого подкл чены соответственно выход второго триггера и выход второго элемента ИЛИ к входам которого подключены соответственно выходы первой и второй дифференцирующих цепей, выходы первого и .второго дешифраторов подключены к соответствующим входам первого элемента ИЛИ, выход которого подключен к установочному входу первого счетчика и к второму Входу третьего триггера, пр мой и инверсный выходы которого подключены соответственно к управл ющему входу второго ключа и к первому входу чет вертого элемента И, к второму входу которого подключен выход второй диф ференцирующей цепи, а выход четвертого элемента И подключен к первому входу стартстопного триггера, к вто рому входу которого подключен выход распределител тактов,а выход старт стопного триггера подключен к управ л ющему входу первого ключа. На фиг. 1 представлена структурна электрическа схема предлагаемого устройства; на фиг. 2 - вариан вьшолнени распределител тактов; на фиг. 3 - временные диаграммь работы распределител тактов и формировател зон. Устройство дл фазировани элект ронного телеграфного приемника содержит приемный блок 1, задающий генератор 2, распределитель тактов 3 первую 4 и вторую 5 дифференцирующие цепи, первый 6 и второй 7 счетчики , первый 8 и второй 9 дешифраторы , первый 10 и второй 11 ключи , стартстопный триггер 12, первы третий триггеры 13 - 15, первый 16 и второй 17 элементы ИЛИ, первый четвертый элементы И 18 - 21. Устройство фазировани электронного телеграфного приемника работает следующим образом. Сигнал из канала св зи (фиг. За) поступает в приемный блок, где происходит его согласование по уровню. Стартовьш переход, пройд приемный блок 1, дифференцирующую цепь 5, по- 55 ступает на вход четвертого элемента И 21 и при наличии в исходном состо нии разрешающего потенциала с выхода третьего триггера 15 устанавливает старт-стопный триггер 12 в еди- ничное состо ние. При .этом разрешаетс прохождение тактовых импульсов задающего генератора 2 через первый ключ 10 на распределитель тактов 3. Распределитель тактов 3 в течение стартстопного цикла вырабатывает такты, по которым производитс регистраци посыпок, а также четьфе последовательности импульсов а , Ь, С и с (фиг. 2,б-д). Под воздействием последовательности импульсов 01 и Ь второй триггер, 14 вьфабатывает запрещенные зоны, внутри которых не должно быть фронтов сигнала при синфазной работе распределител тактов 3, а под воздействием последовательности импульсов и CJ первый триггер 13 вырабатывает ра:зрешенные зоны, которые формируютс вокруг точек, , в которых может произойти смена пол рности сигнала при синфазной работе распределител тактов 3. Распределитель тактов 3 представл ет собой регистр сдвига, с определенных выходов которого снимают сериюрегистрирующих импульсов, последовательности импульсов Q , Ь , с и d (фиг. 2,б-д). Одноименные выходы распределител 3 объединены элемен- тон ИЛИ. С выхода элемента И сигнал поступает на соответствующий вход первого 13 и второго 14 триггеров с помощью которых формируютс запрещенные и разрешенные зоны (фиг. 2ж,з).При синфазной работе распределител тактов 3 и при отсутствии переходов в запрещенных зонах подстройка фазы не производитс . Если кака -либо смена пол рности сигнала из единицы в ноль происходит во врем запрещенных зон, то импульс с выхода дифференцирующей цепи 5, пройд второй элемент И 19, поступает на вход третьего триггера 15 и устанавливает его в единичное состо ние, запреда поступление переходов типа стартового на вход стартстопного триггера 12 и разреша прохождение тактовых импульсов через второй ключ 1 1 на счетный вход первого счетчика 6, который подсчитывает количество.тактов,период следовани которых равен длительности одной посылки. Емкость первого счетчика 6 при цикле работы распределител тактов 3 Тц 7, (где f - длительность единичной посьцрки ) равна 7.. Дальнейша i работа схемы зависит от того, чем был вызван фронт сигна ла, попавшего в запрещенную зону. Если под воздействием помехи фронт типа стартового искажаетс и попадает в запрещенную зону, то сле дом за ним идут фронты, совпадающие во времени с разрешенными зонами. Первый из них вьдел етс дифференцирующей цепью 4 и, проход первьй элемент ИЛИ 16, устанавливает третий триггер 15 в исходное (нулевое) состо ние, т.е. готовит схему к анализу стартового перехода в запре щенной зоне. При по влении дроблени , на:чинаю щегос и заканчивающегос в предела одной запрещенной зоны, фронты, выз ванные дроблением, выдел ютс на ди ференцирук цих цеп х 4 и 5, проход первьй элемент ИЛИ 17 и третий элемент И 20, поступают на счетный вход второго счетчика 7, емкость ко торого равна 2. При наличии двух и более фронтов в пределах одной запрещенной зоны на выходе второго дешифратора 9 .по вл етс сигнал, который пройд первьй элемент ИЛИ 16, осуществл ет сброс третьего триггера 15 и запрещает до конца данной запрещенной зоны его уста новку в единичное состо ние. Третий триггер 15 запрещает прохождение тактовых импульсов с выхода второго ключа 11 на первый счетчик 6, и в конце запрещенной зоны происходит сброс счетчика в исходное состо ние В этом случае подстройка фазы распр делител тактов 3 не происходит. Если фронт, попавший в запрещенную зону, вызван асинфазной работой распределител тактов 3, то в дальнейшем остальные фронты данного стар стопного цикла распределител тактов 3 также попадают в запрещенные зоны. При этом до конца стартстопного цикла сброс третьего триггера и первого счетчика 6 не производитс . Первый счетчик 6 продолжает подсчет тактов, поступающих с задающего генератора 2, емкость первого счетчика 6, как было указано выше, равна количеству посылок в стартстопной комбинации. В конце данного стартстопного цикла- распределитель тактов 3 производит, сброс стартстопного триггера 12 в исходное состо ние , при этом тактовые импульсы задающего генератора 2 не поступают на распределитель тактов 3, Первый счетчик 6 продолжает считать такты и заканчивать счет в момент, непосредственно предшествующий моменту прихода первого фронта, который попал в запрещенную зону в предьщущем стартстопном цикле. Этот фронт и вл етс истинным стартовым переходом. Поэтому по окончании счета первого счетчика 6 на выходе первого дешифратора 8 по вл етс сигнал, которьй, пройд первый элемент ИЛИ 16, сбрасывает третий три1- тер 15, чем разрешает запуск стартстопного триггера 12 истинным стартовым переходом. Если при асинфазной работе распределител тактов 3 в запрещенные зоны попадает дробление, начинающеес и заканчивающеес в пределах данной зоны, и все последующие переходы попадают в запрещенные зоны, то первый счетчик 6 запускаетс первым фронтом, пришедшим в запрещенную зону после дроблени , что соответствует истинному стартовому переходу, так как третий триггер 15 запрещает работу первого счетчика 6 до конца запрещенной зоны и будет готов к установке в единичное состо ние в следующей запрещенной зоне. Это позвол ет уменьшить возможность пропуска истинного стартового перехода в течение стартстопного цикла при асинфазной работе распределител 3 тактов. Btod «//.yThe invention relates to telegraph communication and can be used in data transmission devices. A device for cyclic phasing of start-stop telegraph signals is known, comprising a receiving unit, a start-stop trigger, a start-stop distributor, a clock pulse shaping unit, a single-oscillator and a reset generator, as well as a number analyzer the half-space, the information input of which is connected to the output of the recovered text of the receiving unit, the first and second clock inputs are connected to the outputs of the clock generation unit c, the reset input is connected to the common reset bus, the start input is connected to the output of the start transitions of the receiving unit, the stop input is connected to the stop output of the start-stop distributor, and the analyzer output is connected to the common reset bus fj through the one-shot and the reset driver. phasing accuracy. Closest to the proposed technical solution is a device for phasing an electronic telegraph receiver, containing a receiving unit, the output of which is through the first differentiating circuit connected to the first input of the first element I, to the second input of which the output of the first trigger is connected, and through the second differentiating circuit to the first the input of the second element is And, to the second input of which is connected in the stroke of the second trigger, with the output of the first element AND connected to the first input of the first element OR, and the output of the second PI element - to the first input of the third trigger, serially connected, master oscillator, the first key and distributions of which are connected, respectively, to the inputs of the first and second triggers, serially connected second key, to the input of which the master oscillator output is connected, the first counter and the first decoder, and also the start-stop trigger, the third and fourth AND elements, and the second OR element, with the outputs of the decoder directly and through the third AND element connected to the inputs of the fourth trigger. The output of which is connected to the first input of the third element AND, and through the third differentiating circuit, to another input of the first OR element and to the first input of the second OR element, the output of which is connected to the first input of the start-stop trigger, to the second input of which the output of the receiving unit is connected, and the start-stop output the trigger through the third element I is connected to the control input of the first key, the code of the fourth trigger through the third differentiating circuit connected in series and the fifth trigger connected to the control input the second key output of the first OR gate is connected to the respective inputs of the counter and the fifth flip-flop, and an output connected to the distributor bars ssotvetstvuyuschim inputs of the third flip-flop, a third AND gate and a second OR gate 2j. A disadvantage of the known device is low phasing accuracy. The purpose of the invention is to improve the accuracy of phasing,. I The goal has been set that the phased electronic telegraph receiver contains a receiving unit whose output through the first differentiating circuit is connected to the first input of the first element I, to the second input of which the output of the first trigger is connected, and through the second differential . Ratio circuit - to the first input of the second element AND, to the second input of which the output of the second trigger is connected, with the output of the first element AND connected to the first input of the first element OR, and the output of the second element I to the first input of the third trigger, connected in series key and timing allocator, outputs corresponding to 1 x bits. which are connected respectively to the inputs of the first and second flip-flops, the second key connected in series, the input of which is connected to the output of the master oscillator, the first counter and the first decoder, as well as the start-stop trigger, the third and quarter elements AND and the second OR element, are connected in series to the second counter and the second decoder, while the installation input of the second counter is combined with the corresponding input of the second trig irepa, and the output of the third element I is connected to the counting input of the second | counter, to the inputs to The outputs of the second trigger and the output of the second element OR are respectively connected to the inputs of which are connected respectively to the outputs of the first and second differentiating circuits, the outputs of the first and second decoders are connected to the corresponding inputs of the first element OR whose output is connected to the installation input of the first counter and to the second input the third trigger, the direct and inverse outputs of which are connected respectively to the control input of the second key and to the first input of the fourth AND element, to the second input of which connected to the output of the second differential ferentsiruyuschey circuit, and the output of the fourth AND gate is connected to the first input of the start-stop trigger to the WTO rum input of which is connected the output of the distributor strokes and trigger the start of output stopnogo connected to councils l yuschemu first key entry. FIG. Figure 1 shows the structural electrical circuit of the device proposed; in fig. 2 - option execution of the clock distributor; in fig. 3 is a timing diagram of the operation of the clock distributor and zone former. The device for phasing the electronic telegraph receiver contains a receiving unit 1, a master oscillator 2, a clock distributor 3, the first 4 and second 5 differentiating circuits, the first 6 and second 7 counters, the first 8 and second 9 decoders, the first 10 and second 11 keys, start-stop trigger 12, the first third triggers 13-15, the first 16 and second 17 elements OR, the first fourth elements AND 18-21. The phasing device of the electronic telegraph receiver works as follows. The signal from the communication channel (Fig. 3A) enters the receiving unit, where its level matching occurs. The start transition, the receiving unit 1, the differentiating circuit 5, passes through 55 to the input of the fourth element 21 and, in the presence of the resolving potential in the initial state from the output of the third trigger 15, sets the start-stop trigger 12 to the single state. This allows the clock pulses of the master oscillator 2 to pass through the first key 10 to the clock distributor 3. The clock distributor 3 during the start-stop cycle generates the strokes for which the dressing is recorded, as well as the sequence of pulses a, b, C and c (FIG. 2, bd). Under the influence of the pulse sequence 01 and b, the second trigger, 14 eliminates the forbidden zones, within which there should be no signal fronts during the common-mode operation of the clock distributor 3, and under the influence of the pulse sequence and CJ, the first trigger 13 produces the resolved zones that are formed around points, in which the polarity of the signal may occur during the in-phase operation of the clock distributor 3. The clock distributor 3 is a shift register, from which certain outputs are removed a series of registers pulses, sequences of pulses Q, b, c and d (Fig. 2, bd). The same outputs of the distributor 3 are united by the elementone OR. From the output of the element, the signal arrives at the corresponding input of the first 13 and second 14 triggers with the help of which the forbidden and allowed zones are formed (Fig. 2g, h). During the common-mode operation of the clock allocator 3 and in the absence of transitions in the forbidden zones, phase adjustment is not performed. If any change in the polarity of the signal from one to zero occurs during the forbidden zones, then the pulse from the output of the differentiating circuit 5, passed through the second element I 19, enters the input of the third trigger 15 and sets it to one state, out of order the flow of transitions starting at the entrance of the start-stop trigger 12 and allowing the passage of clock pulses through the second key 1 1 to the counting input of the first counter 6, which counts the number of taps, the follow-up period of which is equal to the duration of one parcel. The capacity of the first counter 6 in the cycle of the clock allocator 3 TC 7, (where f is the duration of a single postsrki) is 7. .. Further i the operation of the circuit depends on what caused the front of the signal that fell into the forbidden zone. If, under the influence of interference, the front of the start type is distorted and falls into the forbidden zone, then after it there are fronts coinciding in time with the allowed zones. The first of them is made by differentiating chain 4 and, the passage of the first element OR 16 sets the third trigger 15 to the initial (zero) state, i.e. prepares a scheme for analyzing the start of the transition in the forbidden zone. When crushing, on: starting right and ending within one forbidden zone, the fronts caused by crushing are allocated to differentiation chains 4 and 5, the passage of the first element OR 17 and the third element And 20, arrive at the counting input The second counter 7, the capacity of which is 2. If there are two or more fronts within one forbidden zone, the output of the second decoder 9. is a signal that passed the first element OR 16, resets the third trigger 15 and prohibits until the end of this forbidden zone in a single state. The third trigger 15 prohibits the passage of clock pulses from the output of the second key 11 to the first counter 6, and at the end of the forbidden zone the counter is reset to its initial state. In this case, the phase adjustment of the clock share distributor 3 does not occur. If the front that has fallen into the forbidden zone is caused by the asynchronous operation of the clock distributor 3, then in the future the remaining fronts of this start cycle of the clock distributor 3 also fall into the forbidden zones. In this case, until the end of the start-stop cycle, the third trigger and the first counter 6 are not reset. The first counter 6 continues to count the ticks coming from the master oscillator 2, the capacity of the first counter 6, as mentioned above, is equal to the number of bursts in the start-stop combination. At the end of this start-stop cycle, the clock allocator 3 produces a reset of the start-stop trigger 12 to the initial state, while the clock pulses of the master oscillator 2 do not arrive at the clock distributor 3, the first counter 6 continues to count the clock cycles and finish the count at the time immediately preceding the arrival moment the first front, which fell into the forbidden zone in the previous start-stop cycle. This front is the true starting point. Therefore, at the end of the counting of the first counter 6, at the output of the first decoder 8, a signal appears that traversed the first element OR 16, resets the third three-ter 15, which allows the start of the start-stop trigger 12 to start the true start transition. If during the asynchronous operation of the clock distributor 3, splitting starts and ends within this zone, and all subsequent transitions fall into the forbidden zones, the first counter 6 is started by the first front, which came to the forbidden zone after crushing, which corresponds to the true starting transition , since the third trigger 15 prohibits the operation of the first counter 6 until the end of the forbidden zone and will be ready for installation in the next state in the next forbidden zone. This makes it possible to reduce the possibility of skipping the true starting transition during the start-stop cycle during asynchronous operation of the 3-stroke distributor. Btod "//.y
0t/f.S0t / f.S
,Pti , Pti
и l 2. 3 I I J Стоп S II I (I 1and l 2. 3 I I J Stop S II I (I 1
Фиг.FIG.