Изобретение относитс к цифровой вычислительной технике и может быть использовано в составе управл ющих ,и контрольно-измерительных систем. Цель изобретени - повьшение быс родействи . На чертеже приведена блок-схема предлагаемого квадратора. Устройство содержит генератор 1 импульсов, формирователь 2 импульсов элементы И 3 и 4, триггер 5, элементы ИЛИ 6 и 7, коммутатор 8, счетчики 9 и 10 и схему 11 сравнени . В основе принципа действи квадр тора лежит представление квадрата числа п в виде суммы п первых нечетных чисел п п f,, (-1) - (О Согласно формуле (1) увеличение возводимого в квадрат числа на еди- ницу (от (i-1) до i) вызьшает по вле ние в сумме правой части формулы дополнительного слагаемого, равного (21-1).Следовательно, дл формировани на выходе устройства числа им- пульсов, равного квадрату числа его входных импульсов, необходимо и достаточно , чтобы поступление на вход устройства i-го импульса (,2,3, вызьшало по вление на его вьпсоде (21-1) импульсов. Этот принцип реали зует предложенное устройство. В исходном состо нии триггер 5 а также счетчики 9 и 10 установлены в О, при этом элементы И 3 и 4 зак рыты по первым входам (на выходе эле мента ШШ 7 и на единичном вькоде триггера 5 единичный сигнал отсутствует ), на обе группы информационных входов схемы 11 сравнени поступают одинаковые (нулевые ) кодовые комбинации , ввиду чего на ее вькоде установлен единичный сигнал, и, следовательно , рабочий вход коммутатора 8 соединен с его первым выходом, гене- ратор 1 импульсов непрерывно генерирует короткие импульсы высокой час- .тоты, но до тех пор, пока на вход квадратора (второй вход формировател 2 ) не поступают импульсы, на выходе формировател 2 импульсы также отсутствуют. Пусть на вход квадратора поступает первый импульс. Тогда одновременно с ближайшим во времени импульсов с выхода генератора 1 формируетс один короткий импульс на вьпсоде .формировател 2, Этот импульс поступа- ет через эленент ИЖ 6 и коммутатор 8 на счетный вход счетчика 9, записыва в него 1, а также на входы установки в О триггера 5 и счетчика 10, подтвержда их нулевое состо ние . Поскольку выход элемента ИЛИ 6 вл етс выходом квадратора, этот же импульс поступает на выход устройства . Таким образом, поступление на вход квадратора первого импульса вызьшает формирование на его выходе одного импульса ( согласно равенству 1 1 ), а сам -квадратор переходит в состо ние ожидани очередного (не первого) входного импульса: в счетчике 9 содержитс число, равное числу обработанных входных импульсов ( единица), -кодовые комбинации, поступающие на две группы информационных входов схемы 11 сравнени , различны , т.е. единичный сигнал на ее выходе отсутствует, ввиду чего рабочий вход коммутатора 8 подключен к его второ выходу, элемент И 4 открыт по йервому входу, так как содержимое счетчика 9 отлично от нул , т.е. на выходе элемента ШШ 7 при- . сутствует единичньй сигнал. Второй и каждый следующий импульсы обрабатываютс устройством одинаково . При обработке второго импульса, как и в предыдущем случае, ближайший во времени (после входного импульса квадратора) импульс с вько- да генератора 1 вызывает формирова- . ние одного короткого импульса на въгходе формировател 2. Этот импульс проходит через элемент ИЛИ 6 на выход квадратора, а также через коммутатор 8 на счетный вход счетчика 10,- записыва в него 1. Кроме того, этот же импульс пройд через открытый по первому входу элемент И 4, устанавливает в 1 триггер 5, открьша тем самым элемент ИЗ. Импульс с выхода генератора 1, вызвавший выходной импульс формировател 2, через элемент И 3 не проходит (импульс заканчиваетс раньше , чем открьшаетс элемент ИЗ), но следующие импульсы с выхода генератора 1. проход т через открьшшийс элемент И 3 и элемент ШШ 6 на выход квадратора и, кроме того, через коммутатор 8 на счетный вход счетчика 10. В этом режиме (триггер 3 5 - в единичном состо нии, на выходе схемы 11 сравнени - Нулевой сигнал, импульсы с выхода генератора 1 поступают на выход квадратора и на счетный вход счетчика 10 ) устройство остаетс до тех пор, пока не выполнитс условие . Kg . . (2} При обработке второго входного импульса квадратора это равенство достигаетс после двух импульсов с выхода элемента ИЛИ 6 (они же - выходныё импульсы квадратора), в результате на выходе схемы 11 сравнени устанавливаетс единичный сигнал . Коммутатор 8 подключает свой рабочий вход к первому выходу, и оче редной (в данном случае третий) импульс с выхода элемента ИЛИ 6 вновь устанавливает в О триггер 5 (закрыва тем самым элемент И 3 ) и счетчик-10 , а в счетчик 9 добавл ет 1 Таким образом, второй входной импульс квадратора вызывает по вление на его выходе трех импульсов (с учетом предыдущего получаем 2 «А ), а сам квадратор возвращаетс в состо ние , аналогичное состо нию ожидани после обработки первого входного импульса: триггер 5 и счетчик 10 установлены в О, в счетчике 9 содер- 724 жите число, равное числу обработанных входных импульсов ( в данном два), выход элемента ИЛИ 6 подключен через коммутатор 8 к счетному входу счетчика 10. При квадратор работает аналогично: равенство (2 )достигаётс после 2(1-1) импульсов с выхода элемента ИЛИ- 6, при этом коммутатор 8 переключает выход эле- мента ИЛИ 6 на счетный вход счетчика 9 и следующий (21-1)-й импульс с выхода элемента ИЛИ 6 возвращает квадратор в состо ние ожидани очередного входного импульса. Выход квадратора при этом формируетс в соответствии с формулой (1) (21-1) импульсов, в счетчике 9 содержитс число 1 - двоичньй код числа входных импульсов. Все действи , св занные с формированием каждого выходного импульса и подготовкой схемы к обработке следующего входного, выполн ютс в один такт, что позвол ет в несколько раз повысить, тактовую частоту и, соответственно, уменьшить допустимые интервалы между входными импульсами. Кроме TorOj устран етс также задержка выходных импульсов относительно входных.The invention relates to digital computing and can be used as part of control and measurement systems. The purpose of the invention is to increase the relationship. The drawing shows the block diagram of the proposed Quad. The device comprises a pulse generator 1, pulse generator 2, elements AND 3 and 4, trigger 5, elements OR 6 and 7, switch 8, counters 9 and 10, and a comparison circuit 11. The principle of the quadrant principle is based on the representation of the square of the number n as the sum n of the first odd numbers n n f ,, (-1) - (О According to formula (1) the increase in the number squared by one (from (i-1 ) to i) results in the sum of the right side of the formula of the additional term equal to (21-1). Consequently, to form at the device output a number of pulses equal to the square of the number of its input pulses, it is necessary and sufficient for the input devices of the i-th pulse (2,3), the appearance of impulses on its output (21-1) appeared. This principle is implemented by the proposed device. In the initial state, trigger 5 and also counters 9 and 10 are set to O, and the elements 3 and 4 are closed at the first inputs (at the output of SHSh 7 and at the unit code of trigger 5 a single signal is absent), the same (zero) code combinations are sent to both groups of information inputs of the comparison circuit 11, which means that a single signal is installed on its code, and therefore the working input of the switch 8 is connected to its first output, the pulse generator 1 continuously generates short There are high frequency pulses, but until pulses arrive at the quad input (the second input of the imaging unit 2), there are also no pulses at the output of the imaging equipment 2. Let the first impulse arrive at the quad input. Then, simultaneously with the pulse that is closest in time from the output of the generator 1, one short pulse is formed at the output of the former 2. This pulse arrives through the element IL 6 and the switch 8 to the counting input of the counter 9, writing 1 to it, as well as to the installation inputs About trigger 5 and counter 10, confirming their zero state. Since the output of the element OR 6 is the output of the quad, the same pulse arrives at the output of the device. Thus, the arrival of the first impulse quadrant at the input of a single impulse (according to equality 1 1) at its output, and the quadrant itself goes into a state of waiting for the next (not first) input pulse: counter 9 contains a number equal to the number of processed input signals. pulses (one), code combinations, which arrive at two groups of information inputs of the comparison circuit 11, are different, i.e. a single signal at its output is absent, which is why the working input of the switch 8 is connected to its second output, element 4 is open at the first input, since the contents of counter 9 are different from zero, i.e. at the output of the element ШШ 7 at-. there is no single signal. The second and each next pulses are processed in the same way. When processing the second pulse, as in the previous case, the closest in time (after the quad pulse input pulse) the pulse from the clock of the generator 1 causes a formation. one short pulse at the input of driver 2. This impulse passes through the element OR 6 to the output of the quad, and also through the switch 8 to the counting input of the counter 10, - writing down to it 1. In addition, the same impulse passed through the element open at the first input And 4, sets to 1 trigger 5, thereby opening the element FROM. The pulse from the output of the generator 1, which caused the output pulse of the driver 2, does not pass through the element 3 (the pulse ends before the element IK opens), but the following pulses from the output of the generator 1 pass through the open element 3 and the element 3 ШШ 6 to the output quadrant and, in addition, through the switch 8 to the counting input of the counter 10. In this mode (trigger 3 5 - in one state, the output of the comparison circuit 11 is the Zero signal, the pulses from the generator 1 output go to the quad output and to the counting input counter 10) the device remains until the condition is met. Kg. . (2} When processing the second quad impulse input pulse, this equality is achieved after two pulses from the output of the element OR 6 (they are also the output pulses of the quad), as a result, a single signal is established at the output of the comparison circuit 11. The switch 8 connects its working input to the first output, and the next (in this case, the third) pulse from the output of the element OR 6 again sets the trigger 5 on O (thus closing the element 3) and the counter-10, and adds 1 to the counter 9. Thus, the second input pulse of the quadr causes appearance on him about the output of three pulses (taking into account the previous one, we get 2 "A), and the quad itself returns to a state similar to the wait state after processing the first input pulse: trigger 5 and counter 10 are set to O, count 9 in counter 9, equal to the number of processed input pulses (there are two), the output of the element OR 6 is connected through switch 8 to the counting input of counter 10. When the quad works in the same way: equality (2) is reached after 2 (1-1) pulses from the output of the element OR-6, the switch 8 switches the output of the element and OR 6 to the counting input of the counter 9 and the next (21-1) th pulse from the output of the element OR 6 returns the quad to the waiting state of the next input pulse. The quad output is then formed in accordance with the pulse formula (1) (21-1), the counter 9 contains the number 1 - the binary code of the number of input pulses. All actions associated with the formation of each output pulse and the preparation of the circuit for processing the next input are performed in one cycle, which allows to increase by several times the clock frequency and, accordingly, reduce the allowable intervals between the input pulses. In addition to TorOj, the delay of the output pulses relative to the input pulses is also eliminated.