SU1499380A1 - Arrangement for selecting features of object images - Google Patents
Arrangement for selecting features of object images Download PDFInfo
- Publication number
- SU1499380A1 SU1499380A1 SU874227228A SU4227228A SU1499380A1 SU 1499380 A1 SU1499380 A1 SU 1499380A1 SU 874227228 A SU874227228 A SU 874227228A SU 4227228 A SU4227228 A SU 4227228A SU 1499380 A1 SU1499380 A1 SU 1499380A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- elements
- outputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике ,в частности, к устройствам дл селекции признаков изображений объектов. Цель изобретени состоит в повышении точности распознавани выдел емого признака путем количественной оценки локальных изменений структуры фрагмента изображени , вз того в пределах L=X соседних строк. Поставленна цель достигаетс тем, что в известное устройство введены перва , втора группы триггеров, п тый, шестой, седьмой и восьмой элементы задержки, первый и второй триггеры, четвертый и п тый элементы И, восьма и дев та группы элементов И, п тый и шестой элементы ИЛИ, селектор признаков. 1 ил.The invention relates to automation and computing, in particular, to devices for selecting features of image objects. The purpose of the invention is to improve the recognition accuracy of the selected feature by quantifying local changes in the structure of a fragment of the image taken within L = X adjacent rows. The goal is achieved by introducing into the known device the first, second trigger groups, the fifth, sixth, seventh and eighth delay elements, the first and second triggers, the fourth and fifth elements, And, the eighth and ninth groups of elements, And, the fifth and sixth OR elements, feature selector. 1 il.
Description
Изобретение относитс к автоматике и вычислительной технике, в частности к устройствам дл селекции признаков изображений объектов.The invention relates to automation and computing, in particular, to devices for selecting features of object images.
Цель изобретени - повьшение точности распознавани выдел емого признака .The purpose of the invention is to increase the recognition accuracy of the selected feature.
На чертеже представлена блок-схема устройства.The drawing shows the block diagram of the device.
Устройство содержит перзый 1 и - второй 2 регистры, первую 3, 4, вто- рую 5, 6, третью 7, четвертую 8, п тую 9, шестую 10-13, седьмую 14-17, восьмую 18, 19 и дев тую 20-2. группы элементов И, первый 23, второй 24 и третий 25 счетчики, первую 26, 27 и вторую 28, 29 группы триггеров, первый 30 и второй 31 триггеры, первый 32, второй 33, третий 34, четвертый 35, п тый 36 и шестой 37 элементы ИЛИ, первый 38, второй 39, третий 40, четвертый 41 и п тый 42 элементы И, селектор 43 признаков, первый 44, второй 45, третий 46, четвертый 47, п тый 48, шестой 49, седьмой 50 и восьмой 51 элементы задержки.The device contains the first 1 and the second 2 registers, the first 3, 4, the second 5, 6, the third 7, the fourth 8, the fifth 9, the sixth 10-13, the seventh 14-17, the eighth 18, 19 and the ninth 20 -2 groups of elements And, the first 23, second 24 and third 25 counters, the first 26, 27 and second 28, 29 groups of triggers, the first 30 and second 31 triggers, the first 32, second 33, third 34, fourth 35, fifth 36 and six 37 elements OR, first 38, second 39, third 40, fourth 41 and fifth 42 elements AND, selector 43 signs, first 44, second 45, third 46, fourth 47, fifth 48, sixth 49, seventh 50 and eighth 51 delay elements.
На схеме также показаны первый 52 и второй 53 информационные входы устройства, первьй 54 и второй 55 синхронизирующие входы устройства, а также первый 56, второй 57 и третий 58 информационные выходы устройства, синхронизирующий выход 59 устройства , сигнальные входы 60-68 и выхода 69, 70. селектора 43 признаков.The diagram also shows the first 52 and second 53 information inputs of the device, the first 54 and second 55 synchronization inputs of the device, as well as the first 56, second 57 and third 58 information outputs of the device, the synchronization output 59 of the device, signal inputs 60-68 and output 69, 70. selector 43 signs.
Устройство работает следующим образом .The device works as follows.
Перед началом работы все его элементы и узлы устанавливаютс в исход-Before starting, all its elements and nodes are installed in the output
4four
СО QO 00WITH QO 00
оabout
31493149
ное состо ние (цепи установки в нуль не показаны),The current state (zero setting circuit not shown),
В регистр 1 по информационной шине с входа 52 синхроимпульсом с входа 54 заноситс код первой строки изображени . Этим же синхроимпульсом в регистр 2 по информационной шине с входа 53 заноситс код второй строки изображени .In register 1, the first line of the image is entered via a data bus from the input 52 with a sync pulse from input 54. The same clock pulse in register 2 uses the information bus from input 53 to enter the code of the second line of the image.
Импульсом с выхода элемента ИЛИ 3 задержанным элементом 45 на врем срабатьшани регистров 1 и 2, на един11чные входы триггеров 26 и 27 через элементы 3 и 5 соответственно поступают едршичные значени кодов старших разр дов регистров 1 и 2, устанавлива их в единичное состо ни Этим же импульсом на нулевые входы триггеров 26 и 27 через элементы И 4 и 6 соответственно поступают нулевые значени кодов старших разр дов регистров 1 и 2, сбрасыва их в нулевое состо ние, Высокий потенциал с единичного выхода триггера 26 поступает на одни потенциальные входы элементов И 20 и 22 и на первые потенциальные входы элементов И 10 и 14, а высокий потенциал с инверсного выходи тригге ра 26 постзшает на один потенциальные входы элементов И21и41ина первые потенциальные входы элементов И 11 и 13,The impulse from the output of the element OR 3 by the delayed element 45 at the time of the operation of registers 1 and 2, the single inputs of the flip-flops 26 and 27 through the elements 3 and 5, respectively, receive the extra large code values of the high bits of the registers 1 and 2, setting them to be in the same state impulse to zero inputs of flip-flops 26 and 27 through elements 4 and 6, respectively, zero values of higher-order codes of registers 1 and 2 arrive, resetting them to zero state. High potential from a single output of trigger 26 goes to one potential input. AND gates 20 and 22 and the potential on the first inputs of AND gates 10 and 14 and the high potential to inverse output Trigg ra 26 postzshaet potential at one input element I21i41ina first potential inputs of AND gates 11 and 13,
Высокий потенциал с единичного вы хода триггера 27 поступает на другие потенциальные входы элементов И 21 и 22 и на первые потенциальные входы элементов И 12 и 16, а высокий потенциал с инверсного выхода этого триггера поступает на другие потенциальные входы элементов И 20 и 41. и на первые потенциальные входы элементов И 13 и 17.A high potential from the single output of the trigger 27 goes to the other potential inputs of the And 21 and 22 elements and to the first potential inputs of the And 12 and 16 elements, and a high potential from the inverse output of this trigger goes to the other potential inputs of the And 20 and 41 elements. the first potential inputs of the elements And 13 and 17.
Импульсом с выхода элемента ИЛИ 32 задержанным элементом 46 на врем срабатывани триггеров 26 и 27, от-к крываетс один из элементов И 20-22 и 41.An impulse from the output of the element OR 32 by the delayed element 46 for the response time of the flip-flops 26 and 27, from one of the elements 20-2 and 41, opens.
При нулевом значении старших раз- р дов обоих регистров триггеры 26 и 27 остаютс в исходном состо нии. Высоким потенциалом с инверсных вы ходов этих триггеров открьшаетс элемент И 41 по потенциальному входу, на импульсный вход которого поступа ет импульс с выхода элемента 46 задержки .With a zero value of the high bits of both registers, the triggers 26 and 27 remain in the initial state. The high potential from the inverse outputs of these flip-flops opens element AND 41 at the potential input, to the pulse input of which a pulse arrives from the output of element 46 of the delay.
5 0 50
5 0 50
5 0 50
5five
OO
5five
Этот импульс, пройд элемент И 41, поступает на единичный вход триггера 30 и устанавливает его в единичное состо ние, при котором он высоким потенциалом с единичного выхода открьшает по потенциальному входу элементы И 38, 40, на импульсные входы которых поступает импульс с выхода элемента 48 задержки. Другой потенциальный вход элемента И 40 открыт высоким потенциалом с инверсного выхода триггера 31, наход щегос в исходном состо нии.This pulse, passed through the element 41, goes to the single input of the trigger 30 and sets it in a single state in which it opens a high potential from the single output to open the potential input of the elements 38 and 40, to the pulse inputs of which impulse comes from the output of the element 48 delays. Another potential input element AND 40 is open with a high potential from the inverse output of the trigger 31, which is in the initial state.
Импульс с выхода элемента 48 задержки , пройд элемент И 38 и затем элемент ИЛИ 34, поступает на единичный вход триггера 28, устанавлива его в единичное состо ние, и на нулевой вход триггера 29,, подтвержда его нулевое состо ние.The pulse from the output of the delay element 48, passed the element 38 and then the element OR 34, goes to the single input of the trigger 28, sets it to the single state, and to the zero input of the trigger 29 confirms its zero state.
Высокий потенциал с единичного выхода триггера 28 поступает на вторые поте11циальные входы элементов И 10-13.A high potential from a single trigger output 28 enters the second potential inputs of the AND 10-13 elements.
1-1мпульс с выхода элемента И 40 поступает на счетньй вход счетчика 24 и, пройд элемент ИЛИ 33, на счетный вход счетчика 23 и на импульс- ньш вход элемента И 42, открытого по потенциальному входу через элемент Ш1И 37 высоким потенциалом с единичного выхода триггера 30„1-1pulse from the output of the AND 40 element goes to the counting input of the counter 24 and, having passed the element OR 33, to the counting input of the counter 23 and to the pulse input of the And 42 element open at the potential input through the element S1I 37 with a high potential from the single output of the trigger thirty"
Импульс с выхода элемента И 42, задержанный элементом 44 на врем срабатывани счетчиков 23 и 24, по- стзщает на тактовые входы регистров 1 и 2 и сдвигает их содержимое на один разр д влево. Этим же импульсом с выхода элемента ИЛИ 32, задержанным элементом 45 на вре-м срабатывани регистров 1 и 2, разрешаетс анализ полученных новых значений старших разр дов регистров.The impulse from the output of the AND 42 element, delayed by the element 44 for the response times of the counters 23 and 24, hits the clock inputs of the registers 1 and 2 and shifts their contents one bit to the left. The same impulse from the output of the element OR 32, the delayed element 45 at the time of operation of registers 1 and 2, allows the analysis of the obtained new values of the higher bits of the registers.
С каждым последующим анализом нулевых значен1-1й старших разр дов обоих регистров повтор етс описанный цикл работы устройства. При этом с каждым новым циклом увеличиваетс на единицу содержимое счетчиков 23 и 24.With each subsequent zero-value analysis of the 1st to the 1st most significant bits of both registers, the described operation cycle of the device is repeated. At the same time, with each new cycle, the contents of counters 23 and 24 increase by one.
С по влением в старших разр дах регистров 1 и 2 единичных значений открьюаетс один из элементов И 20- 22. Допустим, что открыт элемент И 22, соответствующий единичным значени м старших разр дов обоих регистг- ров, следовательно, и единичным значени м их триггеров 26 и 27.With the occurrence in the high bits of registers 1 and 2 of single values, one of the elements 20-20 opens. Assume that the element 22 is open, corresponding to the single values of the high bits of both registers, and therefore the single value of their triggers 26 and 27.
5five
Импульс с выхода элемента И 22, пройд элемент ИЛИ 35, поступает на импульсные входы элементов И 10-13, из которых открываютс только элеме ты И 10 и 12, открытые по первому птенциальному входу высокими потенциалами с пр мых выходов триггеров 26 и 27 соответственно, а по втором потенциальному входу высоким потенциалом с пр мого вьпсода триггера 28The impulse from the output of the element And 22, after the element OR 35, goes to the pulse inputs of the elements 10-13, from which only elements AND 10 and 12 open at the first potential input with high potentials from the direct outputs of the triggers 26 and 27, respectively, open and on the second potential input high potential from the direct output trigger 28
Этот же импульс, пройд элемент ИЛИ 35, поступает на единичный вход триггера 31, устанавлива его в единичное состо ние, при котором он высоким потенциалом с единичного выхода открывает, пройд через элемен ИЛИ 37, элемент И 42 по потенциальному входуоThe same impulse, passed through the element OR 35, goes to the single input of the trigger 31, sets it to a single state, in which it opens a high potential from the single output, passes through the element OR 37, and the element 42 through the potential input
Этот же импульс, пройд элементы ИЛИ 35 и 36, поступает на нулевой вход триггера 30, сбрасьша его в нулевое состо ние.The same impulse, passed through the elements OR 35 and 36, goes to the zero input of the trigger 30, dropping it to the zero state.
Селектор 43 признаков предназначен дл сравнени анализируемой текущей пары значений старших разр дов регистров 1 и 2 с предыдущей парой и разделени пар на совпадающие и несовпадающие. Поэтому информаци из блока анализа значений ста ших разр дов регистров в селектор 4 признаков поступает либо с выходов элементов И 10-13 через входы 60-63 либо с выходов элементов И 14-17 через входы 54-67,The feature selector 43 is intended for comparing the current pair of values of the high bits of registers 1 and 2 being analyzed with the previous pair and dividing the pairs into coinciding and non-matching. Therefore, information from the block of analysis of the values of the register bits in the selector 4 signs comes either from the outputs of the elements 10-13 through inputs 60-63 or from the outputs of the elements 14-14 through inputs 54-67,
После срабатывани селектора 43 признаков происходит переброс триггров 28 и 29, Дл этого импульсом с выхода элемента ИЛИ 35, задержанным элементом 50 на врем срабатывани селектора 43 признаков, открьтаетс элемент И 18, открытый к приходу импульса по потенциальному входу высоким потенциалом с пр мого выхода триггера 28, наход щегос в единичном состо нии.After triggering the feature selector 43, triggers 28 and 29 are swapped. For this, an pulse 18 from the output of the element OR 35, delayed element 50 to the response time of the attribute selector 43, opens element 18 and opens to a potential input from the potential output of a high trigger. 28, in a single state.
Импульс с выхода элемента И 18 поступает на нулевой вход триггера 28,.устанавлива его в исходное состо ние , и на единичный вход триггера 29, устанавлива его в единичное состо ние.The impulse from the output of the element 18 goes to the zero input of the trigger 28, setting it to the initial state, and to the single input of the trigger 29, setting it to the single state.
Переключение триггеров 28 и 29 позвол ет подготовить селектор 43 признаков к новому циклу его работы. 55Switching the triggers 28 and 29 allows the feature selector 43 to be prepared for a new cycle of its operation. 55
С выхода элемента И 42 импульс после задержки элементом 44 поступает на тактовые входы регистров 1 и 2From the output of the element And 42 pulse after the delay element 44 enters the clock inputs of registers 1 and 2
дл сдвига их содержимого на один разр д влево, после которого начинаетс следующий новьй шаг работы устройства .to shift their contents one bit to the left, after which the next new device operation step begins.
Последовательный процесс сдвига и анализа идет до тех пор, пока в старших разр дах обоих регистров не по в тс снова нули.The sequential process of shift and analysis goes as long as in the higher bits of both registers there are no more zeros in the mc.
00
SS
00
5five
O O
5five
00
5five
00
5five
Тогда триггеры 26 и 27 сбрасьта- ютс в исходное состо ние, а высокими потенциалами с инверсных их выходов ол крьшаютс оба потенциальных входа элемента И 41,Then, the triggers 26 and 27 are reset to the initial state, and the high potential potentials from the inverse of their outputs cause both the potential inputs of the element 41,
Импульс с выхода элемента 46 задержки , пройд элемент И 41, поступает на единичный вход триггера 30, устанавлива его в единичное состо ние .The impulse from the output of the delay element 46, having passed the element AND 41, arrives at the single input of the trigger 30, sets it to the single state.
Высокими потенциалами с пр мых выходов триггеров 30 и 31 открываютс оба потенциальньос входа элемента И 39, оба потенциальных входа элемента И 39, Тогда импульс с выхода элемента 48 задержки проходит элемент И 39, с выхода которого после задержки элементом 49 поступает на синхронизирующий выход 59 устройства и на нулевой вход триггера 31, сбрасьша его р нулевое состо ние, а также после прохождени элемента ИЛИ 36 на нуле- ,В|О§ вход триггера 30, устанавл ша и g-Fo в нулевое состо ние,The high potentials from the direct outputs of the flip-flops 30 and 31 open both potential inputs of the element 39, both potential inputs of the element 39, Then the pulse from the output of the delay element 48 passes the element 39, from which output after the delay the element 49 enters the device's synchronizing output 59 and to the zero input of the trigger 31, resetting its p zero state, as well as after passing the element OR 36 to zero, B | O§, the input of the trigger 30, set the g-Fo to the zero state,
огНизкими потенциалами с пр мых выходов триггеров 30 и 31, наход щихс в унлевом состо нии, блокируетс через элемент ИЛИ 37 работа элемента И 42 по потенциальному входу. Элемент И 42 закрьтаетс , блокиру сдвиг регистров 1 и 2 и процесс анализа значений их старших разр дов, The low potentials from the direct outputs of the flip-flops 30 and 31, which are in the unlearn state, are blocked through the OR element 37 and the operation of the AND 42 element at the potential input. Element AND 42 is closed, blocking the shift of registers 1 and 2 and the process of analyzing the values of their higher bits,
С синхронизирующего выхода 59 устройство посылает в Г7ВМ сигнал прерьшани , запрашивающий ЭВМ дл предоставлени обмена,From the sync output 59, the device sends an interruption signal to the G7VM requesting the computer to provide an exchange,
ЭВМ по готовности к обслуживанию устройства посыпает сигнал, разреша- кщий обмен устройства с ЭВМ, Сигнал разрешени обмена приходит на синхронизирующий вход 55 устройства.A computer that is ready for servicing a device sprinkles a signal that permits the exchange of a device with a computer. The exchange enable signal arrives at the sync input 55 of the device.
С входа 55 устройства сигнал разрешени обмена поступает на импульсные входы элементов И групп 7-9, разреша перепись содержимого счетчиков 23-25 на выходы 56-58 устройства соответственно. При этом на выход 56 переписьтаетс общее число всех просмотренных пар с сче 1 ика 23,From the device input 55, the exchange enable signal is sent to the pulse inputs of elements AND groups 7-9, allowing the content of the counters 23-25 to be copied to the device outputs 56-58, respectively. In this case, the total number of all viewed pairs from account 1 and 23 is rewritten to output 56,
представл ющего информацию о прот женности части изображени из двух соседних строк, на выход 57- - число нулевых пар счетчика 24, представл j ,- д. CIJ30 1./1 ющего информацию о прот женности фо в пределах цзух соседних строк, расположенного перед фрагментом изображени , и на выход 58 - число несовпадений с счетчика 25, несущего ин- формацию о структуре и форме фрагмета изображени в пределах двух соседних строк.representing information about the length of the image from two adjacent lines, at output 57- the number of zero pairs of counter 24, representing j, - d. CIJ30 1./1 providing information about the length of photo within the range of adjacent lines located in front of the fragment the image, and at output 58, the number of discrepancies from the counter 25, carrying information about the structure and shape of the image fragment within two adjacent lines.
После переписи содержимого счетчиков . 23-25 на выходы 56-58 соответ ственно тем же и myльcoм, задержанным на врем переписи элементом 47 задержки, счетчики 23-25 сбрасьшают с в исходное состо ние.After the census of the contents of the counters. 23–25 to the outputs 56–58, respectively, the same and the microphone, which is delayed by the delay element 47 at the time of the census, the counters 23–25 reset to the initial state.
Формула- изобретени Formula Invention
Устройство дл селекции признаков изображений объектов, содержащее первый и .второй регистры, информационые входы которых вл ютс первым и вторым информационными входами устройства соответственно, синхрони- зиру1ощие входы вл ютс первым синхронизирующим входом устройства, а тактовые входы подключены к выходу первого элемента задержки, первый элемент ИЛИ, один вход которого соединен с первым синхронизирующим входом устройства, другой подключен к выходу первого элемента задержки, а выход соединен с входами второго и третьего элементов задержки, первую группу элементов И, одни входы которых соединены с пр мыми входами старшего разр да первого регистра, а другие входы подключены к В.ЫХОДУ второго элемента задержки, вторую . группу элементов И, входы которых соединены С пр мыми выходами старшего разр да второго регистра и с выходом второго элемента зедржки, четвертый элемент задержки, вход которого вл етс вторым синхронизирующим входом устройства, а выход подключен к установочным входам первого второго и третьего счетчиков, третью четвертую и п тую группы элементов И одни входы которых подключены к информационным выходам соответствующих счетчиков, другие соединены с вторым синхронизирующим входом устройства , а выходы вл ютс информационными выходами устройства, шестую и седьмую группы элементов И, первый,A device for selecting features of image objects, containing the first and second registers, the information inputs of which are the first and second information inputs of the device, respectively, the synchronization inputs are the first synchronization input of the device, and the clock inputs are connected to the output of the first delay element, the first element OR, one input of which is connected to the first synchronization input of the device, the other is connected to the output of the first delay element, and the output is connected to the inputs of the second and third elements ntov delay, a first group of AND gates, some inputs of which are connected to the inputs of straight significant bit of the first register and another input connected to V.YHODU second delay element, a second. a group of elements And whose inputs are connected to the direct outputs of the higher bit of the second register and with the output of the second element of the discharge, the fourth delay element whose input is the second synchronizing input of the device and the output connected to the installation inputs of the first second and third counters, the fourth fourth and the fifth group of elements AND some of the inputs are connected to the information outputs of the respective counters, others are connected to the second synchronization input of the device, and the outputs are information outputs odemi device, the sixth and seventh groups of elements And, first,
8eight
fQfQ
5 five
00
5five
00
5five
00
5five
00
5five
второй и третий элементы И, второй, третий и четвертый элементы ШШ, о т- личающеес тем, что, с целью повышени точности устройства, в него введены перва группа триггеров , единичные и нулевые входы которых подключены к выходам соответст- взпощих элементов И первой и второй групп, а выходы соединены с одними входами элементов И шес.той и седьмой групп, п тый элемент задержки, вход которого, соединен с выходом третьего элемента задержки, а выход подключен к одним входам первого, второго и третьего элементов , первьй триггер, пр мой выход которого подключен к другим входам первого, второго и третьего элементов И, четвертый элемент И, входы которого соедн- .нень с инверсными выходами триггеров первой группы и с выходом третьего элемента задержки, а выход подключен к единичному входу первого триггера, шестой элемент задержки, вход которого соединен с выходом второго элемента И, а выход вл етс синхронизирующим выходом устройства, второй.триггер, единичный вход которого подключен к выходу четвертого элемента ИЛИ, нулевой вход соединен с выходом шестого элемента задержки, пр мой выход подключен к третьему входу второго элемента И, а инверс- ньй выход соединен с третьим входом третьего элемента И, выход которого подключен к счетному входу второго счетчика и к одному входу второго элемента ИЛИ, выход которого соединен со счетным входом первого счетчика , седьмой и восьмой элементы задержки, входы которых соединены с вьсходом четвертого элемента ИЛИ, п тый элемент И, один вход которого соединен с выходом шестого элемента ИЛИ, другой вход под1шючен к выходу второго элемента ИЛИ, а выход соединен с входом первого элемента задержки , втора группа триггеров, единич- ньй вход одного из которых и нулевой вход другого подключены к выходу третьего элемента ИЛИ, один вход которого соединен с выходом первого элемента И, восьма группа элементов И, одни входы которых подключены к пр мым вьрсодам триггеров второй группы, другие входы соединены с ходом седьмого элемента задержки, выход одного элемента И восьмой групthe second and third elements are And, the second, third and fourth elements of the ShSh, about the fact that, in order to improve the accuracy of the device, the first group of triggers are entered into it, the single and zero inputs of which are connected to the outputs of the corresponding elements of the first and the second group, and the outputs are connected to one input of elements of the sixth and seventh groups, the fifth delay element, whose input is connected to the output of the third delay element, and the output connected to one input of the first, second and third elements, the first trigger, my exit is koto It is connected to the other inputs of the first, second and third elements And, the fourth element And whose inputs connect to the inverse outputs of the first group trigger and the output of the third delay element, and the output is connected to the single input of the first trigger, the sixth delay element, input which is connected to the output of the second element And, and the output is the synchronizing output of the device, the second trigger. The single input of which is connected to the output of the fourth element OR, the zero input is connected to the output of the sixth delay element, My output is connected to the third input of the second element I, and the inverted output is connected to the third input of the third element I, whose output is connected to the counting input of the second counter and to one input of the second OR element, the output of which is connected to the counting input of the first counter, the seventh and the eighth delay elements, the inputs of which are connected to the output of the fourth OR element, the fifth AND element, one input of which is connected to the output of the sixth OR element, the other input is connected to the output of the second OR element, and the output is connected to the input of the first electric element the delay time, the second group of triggers, the unit input of one of which and the zero input of the other are connected to the output of the third element OR, one input of which is connected to the output of the first element AND, the eighth group of elements AND, one input of which is connected to the forward signals of the second trigger groups, other inputs are connected with the course of the seventh delay element, the output of one element And the eighth group
пы соединен с другим входом третьего элемента ИЛИ, а выход другого элемента И восьмой группы подключен к единичному входу одного и нулевому входу другого триггеров второй группы , дев та группа элементов И, вхо- ды которых соединены с соответствующими выходами триггеров первой группы и с выходом третьего элемента задержки, а выходы подключены к входам четвертого элемента ИЛИ, п тый элемент ИЛИ, входы которого подключены к выходам четвертого элемента ИЛИ и шестого элемента задержки , а выход соединен с нулевым вхо- дом первого триггера, шестой элементIt is connected to another input of the third element OR, and the output of another element of the eighth group is connected to the single input of one and the zero input of another trigger of the second group, the ninth group of elements AND whose inputs are connected to the corresponding outputs of the first group of triggers and the output of the third the delay element, and the outputs are connected to the inputs of the fourth OR element, the fifth OR element, whose inputs are connected to the outputs of the fourth OR element and the sixth delay element, and the output is connected to the zero input of the first trigger, sixth element
ИЛИ, входы которого подключены к пр мым выходам первого и второго триггеров , и селектор признаков, входы которого соединень с выходами элементов И шестой и седьмой групп и с выходом восьмого элемента задержки, а выходы подключены к счетному входу третьего счетчика и к соответствующим входам второго элемента ИЛИ, при этом пр мые выходы триггеров второй групы соединены с одними входами соответствующих элементов И шестой и седьр ой групп, другие входы которых подключены к выходу четвертого элемента ИЛИ.OR, the inputs of which are connected to the forward outputs of the first and second triggers, and a feature selector, whose inputs are connected to the outputs of the elements of the sixth and seventh groups and the output of the eighth delay element, and the outputs are connected to the counting input of the third counter and to the corresponding inputs of the second element OR, while the direct outputs of the second group triggers are connected to one of the inputs of the corresponding elements of the sixth and seventh groups, the other inputs of which are connected to the output of the fourth element OR.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU874227228A SU1499380A1 (en) | 1987-04-10 | 1987-04-10 | Arrangement for selecting features of object images |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU874227228A SU1499380A1 (en) | 1987-04-10 | 1987-04-10 | Arrangement for selecting features of object images |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1499380A1 true SU1499380A1 (en) | 1989-08-07 |
Family
ID=21297312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU874227228A SU1499380A1 (en) | 1987-04-10 | 1987-04-10 | Arrangement for selecting features of object images |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1499380A1 (en) |
-
1987
- 1987-04-10 SU SU874227228A patent/SU1499380A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Патент FR № 2131086, кл. G 06 К 9/00, опублик. 1972. Авторское свидетельство СССР № 1242999, кл. С 06 К 9/36, 1986. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1499380A1 (en) | Arrangement for selecting features of object images | |
| SU1509957A1 (en) | Device for selecting indicators of object images | |
| SU1547006A2 (en) | Device for selection of signs of object images | |
| SU1124437A1 (en) | Device for phasing electronic telegraph receiver | |
| SU717756A1 (en) | Extremum number determining device | |
| SU1515182A1 (en) | Device for logical processing of object images | |
| SU452827A1 (en) | Device for comparing binary numbers | |
| SU1753469A1 (en) | Device for sorting of numbers | |
| SU1397933A1 (en) | Device for permutation searching | |
| SU1591025A1 (en) | Device for gc sampling of memory units | |
| SU1193672A1 (en) | Unit-counting square-law function generator | |
| SU1161947A1 (en) | Information input device | |
| SU1223222A1 (en) | Device for sorting numbers | |
| SU1061150A1 (en) | Device for executing haar orhtogonal transoform of digital signals | |
| RU2041493C1 (en) | Device for determination of average time to full failure of system having complex structure | |
| SU1488825A1 (en) | Unit for exhaustive search of combinations | |
| SU1119023A1 (en) | Device for simulating propabilistic graph | |
| SU1376096A2 (en) | Device for simulating network graphs | |
| SU450161A1 (en) | Apparatus for generating quaternary code signals | |
| SU444177A1 (en) | Device for recording random pulses | |
| SU1282118A1 (en) | Random binary number generator | |
| SU397907A1 (en) | DEVICE FOR CONSTRUCTION IN SQUARE NUMBERS PRESENTED IN UNITARY CODE | |
| SU1716531A1 (en) | Device for simulation of waiting system | |
| SU1439747A1 (en) | Device for convolution of number code by modulus | |
| SU1432545A1 (en) | Arrangement for simulating the dynamics of a traffic flow |