SU397907A1

SU397907A1 - DEVICE FOR CONSTRUCTION IN SQUARE NUMBERS PRESENTED IN UNITARY CODE

Info

Publication number: SU397907A1
Application number: SU1677944A
Authority: SU
Priority date: 1971-07-05
Filing date: 1971-07-05
Publication date: 1973-09-17

Description

1one

Предложенное устройство относитс к области автоматики и вычислительной техники и может быть .использовано при реализации технических средств дискретной автоматики и вычислительной техники.The proposed device relates to the field of automation and computer technology and can be used in the implementation of the hardware of discrete automation and computer technology.

Известное устройство дл возведени в квадрат члсел, представленных в унитарном коде, содержит два сумматора, два счетчика и дискриминатор четности, выполненный на базе триггера и четырех схем совпадени .The known device for squaring the numbers represented in the unitary code contains two adders, two counters and a parity discriminator, made on the basis of a trigger and four coincidence circuits.

Однако такое устройство сложно.However, such a device is difficult.

Предложенное устройство отличаетс тем, что оно содержит элемент задержки, вход которого св зан со входом сумматора и управл ющим входом устройства, а .выход - со входом дискриминатора четности, и схему «ИЛИ, входы которой св заны с третьим и четвертым выходами дискриминатора четкости, а выход- с шиной оироса состо ний счетчика. Причем первый и второй выходы дискриминатора св заны со входом счетчика и сумматора соответственно .The proposed device is characterized in that it contains a delay element, the input of which is connected to the input of the adder and the control input of the device, and the output to the input of the parity discriminator, and an OR circuit whose inputs are connected to the third and fourth outputs of the discriminator of definition, the output is with the meter status bus. Moreover, the first and second outputs of the discriminator are connected with the input of the counter and adder, respectively.

Это позвол ет упростить устройство без снижени скоростных возможностей квадратора , а сэкономленный объем оборудовани выражаетс сумматором и счетчиком, снабженными поразр дными выходными вентил ми.This allows the device to be simplified without reducing the speed capabilities of the quad, and the equipment saved is expressed by an adder and a counter equipped with a discharge output valves.

Блок-схема предложенного устройства приведена на чертеже.The block diagram of the proposed device shown in the drawing.

Входна клемма 1 нодключена к импульсным входам схем совпадени 2 и 3, выход последней св зан со счетным входом счетчика -/ и со входом установки в нулевое состо ние 5 триггера 5. Инверсный выход последнего подключен к управл ющим входам схем совнаден 2 и о, выходы которых через схему «ИЛИ 7 св заны с шиной опроса вентилей счетчика 4. Выход схемы совпадени непо0 средственно св зан со входом установки в единичное состо ние тр.иггера 5, пр мой выход которого подключен к управл ющим входам схем совнаденн 3 и 8. Выход схемы совнаде ),и 8 св зан со входом младн1его раз5 р да сумматора 9, норазр дные входы которого (начина с третьего разр да) св заны соответственно с выходами поразр дных вентилей счетчика 4, шина сброса сумматора 9 св зана с управл юнгей клеммой 10 и входом элемента задержки 11, выход которого подключен к импульсным входам схем совпадени 6 и 8.The input terminal 1 is connected to the pulse inputs of the matching circuits 2 and 3, the output of the latter is connected to the counting input of the counter - / and to the setup input to the zero state 5 of the trigger 5. The inverse output of the latter is connected to the control inputs of the circuits 2 and o, the outputs through the circuit "OR 7" they are connected to the interrogation bus of the counter 4 valves. The output of the coincidence circuit is directly connected to the installation input of the unit igger 5 unit, the direct output of which is connected to the control inputs of the cores 3 and 8. Output schemes sovnade), and 8 connected About the input of the younger section of the adder 9, whose discharge inputs (starting from the third discharge) are associated respectively with the outputs of the counter valves of the counter 4, the reset bus of the adder 9 is connected to the control terminal 10 and the input of the delay element 11, the output of which connected to the pulse inputs of the matching circuit 6 and 8.

Цепи начальных установок л норазр дные вентили счетчика 4 на чертеже не показаны.The circuits of the initial setups and discharge gates of counter 4 are not shown in the drawing.

5five

В исходном состо нии счетчик 4, сумматор 9 и триггер 5 наход тс в нулевом состо нии, схемы совнадени 2 и 6 открыты, а схемы совпадени 5 и S - закрыты.In the initial state, the counter 4, the adder 9 and the trigger 5 are in the zero state, the coping schemes 2 and 6 are open, and the coincidence circuits 5 and S are closed.

Работа устройства осуществл етс реали0 зацией зависимости . ,. .)j,.: В счетчике 4 фиксируетс код числа i 1-(-) дл чего на вход счетчика 4 подаетс только каждый четный импульс входной последовательности . В сумматоре 9 осуществл етс регистраци кода члсла (-); 1 Г (--1у| ЙТ4J1 2 J дл чего каждый нечетный импульс входной последовательности шраизводит перенос учетверенного значени содержимого счетчика 4 в сумматор 9. С окончанием представлени числа код сумматора 9 удваиваетс , а затем в него заноситс код числа nucniuM лид чиСла + (-1)1 . 1(-) 2 J 2 в результате в сумматоре фиксируетс код Числа «2. Устройство работает следующим образом. На клемму / подаетс число п в виде последовательности .импульсов. Каждый нечетный импульс входной последовательности , пройд через схему совпадени 2 про изводит перепись пр мого кода числа из счетчика 4 в сумматор 9, а также установку триггера 5 в единичное состо ние. При этом схема совпадени 2 закрываетс , а схема совпадени 3 открываетс . Каждый четный импульс входной последовательности , пройд через схему совпадени 3, поступает на вход счетчика 4 и на вход установки в нулевое состо ние триггера 5. При этом схема совпадени 5 закрываетс , а схема совпадени 2 открываетс . С окончанием входной последовательности на клемму 10 подаетс короткий импульс, который производит однократный сброс сумматора 9. При этом на единичных -выходах триггеров сумматора 9, .наход щихс в единичных состо ни х, формируютс импульсы переноса, и эти триггеры переход т в исходное состо ние . За счет поразр дных задержек импульсы . переноса осуществл ют запись единицы в последующие разр ды сумматора. Это значит, что код числа сумматора 9 увеличиваетс в два раза. Импульс конца нечетной последовательности , пройд через элемент задержки 11 н схему совпадени 8, производит запись единицы в младший, разр д сумматора 9. Импульс конца четной последовательности, проход через схемы совпадени 6 .и «ИЛИ 7, осуществл ет перепись учетверенного кода из счетчика 4 в сумматор 9. Результат квадрировави фиксируетс в сумматоре 9. Предмет изобретени Устройство дл возведени в квадрат чисел , представленных в унитарном коде, содержащее счетчик, выходы которого св заны с соответствующими входами сумматора, дискриминатор четности, состо щий из триггера, пр мой выход которого через первую и вторую схемы «И св зан с первой и второй выходными щинами, а инверсный через третью и четвертую схемы «И - с третьей и четвертой выходными ши.нама, причем другие входы первой и третьей схем «И св заны со входной шиной устройства, а входы второй и четвертой схем «И - со входной шиной диск;риминатора четности, выходы первой и третьей схем «И св заны соответственно со входами установки в единичное и нулевое состо ние триггера, отличающеес тем, что, с целью упрощени устройства, оно содержит элемент задержки, вход которого св зан со входом сумматора и управл ющим входом устройства , а выход - со входо.м дискриминатора четности, и схему «ИЛИ, входы которой св заны с третьим и четвертым выходами дискриминатора четности, а выход - с шиной опроса состо ний счетчи-ка, причем первый и второй выходы дискриминатора св заны, соотвеТс/твенно со входом счетчика и сумматора.The operation of the device is carried out by the implementation of the dependency. , .) j,.: In the counter 4, the code of the number i 1 - (-) is fixed, for which only every even pulse of the input sequence is fed to the input of the counter 4. In adder 9, the code of the series is recorded (-); 1 Г (--1у | ТТ4J1 2 J) for which each odd pulse of the input sequence shifts the transfer of the quadruple value of the contents of counter 4 to the adder 9. With the end of the number representation, the code of the adder 9 is doubled, and then the code of the nucniuM number of the leading + (- 1) 1. 1 (-) 2 J 2 as a result, the number code is fixed in the adder. 2. The device operates as follows. The number / is supplied to the terminal n as a sequence of pulses. Each odd pulse of the input sequence passes through the 2 matching circuit harasses census pr m The second code of the number from counter 4 to adder 9, as well as the installation of flip-flop 5 in one state. When this coincidence circuit 2 is closed and the coincidence circuit 3 is opened, each even pulse of the input sequence, passed through the coincidence circuit 3, is fed to the input of counter 4 and to the input of the installation in the zero state of the trigger 5. At this, the coincidence circuit 5 closes and the coincidence circuit 2 opens. With the end of the input sequence, a short pulse is applied to terminal 10, which performs a one-time reset of the adder 9. At the same time dinichnyh-output of the adder 9 triggers, .nahod schihs in single resilient, transfer pulses are generated, and these triggers a transition into the original state. Due to bitwise delays, impulses. the transfer units are written to the subsequent bits of the adder. This means that the code of the number of the adder 9 is doubled. The pulse of the end of an odd sequence, having passed through the delay element 11 of the coincidence circuit 8, writes the unit to the least significant bit of the adder 9. The pulse of the end of the even sequence passes through the 6 and adder 9. The result of the quad is fixed in the adder 9. Subject of the invention. A device for squaring the numbers represented in the unitary code, containing a counter, the outputs of which are connected to the corresponding inputs of the adder, parity imitator, consisting of a trigger, the direct output of which is through the first and second circuits "And connected with the first and second output women, and the inverse through the third and fourth circuits" And with the third and fourth output shi.nama, and other inputs The first and third I circuits are connected to the input bus of the device, and the inputs of the second and fourth I circuits are connected to the input bus disk; the parity terminator, the outputs of the first and third I circuits are connected, respectively, to the inputs of the installation in the single and zero state of the trigger , characterized in that, in order to simplify and a device, it contains a delay element, the input of which is connected to the input of the adder and the control input of the device, and the output is connected to the input of the parity discriminator, and an OR circuit whose inputs are connected to the third and fourth outputs of the parity discriminator, and the output - with the meter polling bus, the first and second discriminator outputs being connected, respectively, to the input of the counter and adder.