« Изобретение относитс к автоматике и вычислительной технике и может быть использовано при реализации технических средств дискретной автоматики и вычислительHbfii машин. Цель изобретени - упрощение ус ройства. Иа чертеже представлена блоксхема устройства. Устройство содержит п-разр дный счетчик 1, вход 2 первого срав ниваемого числа вхбд 3 второго сравниваемого числа, вход 4 разрешени сравнени устройства, вход 5 начальной установки устройства, элемент I-LTfli 6, элемент И 7, триггеры 8 и 9,- элемент И 10, выходы 1.1-13 устройства. Устройство работает следуюа им образом. Перед началом сравнени по вход 5 начальной установки, поступает сигнал сброса и устанавливает . триггеры 8 и 9 в нулевое состо ние . Первое сравниваемое число подаетс по входу 2 таким образом, чтобы в п-разр дном счетчике 1 ycтaнoв iлocь его инверсное значени После этого по входу 3 через элемен1 ШШ 6 на информационный вход младшего разр да счетчика 1 поступает второе число в виде число-импульсной последовательности. Когда второе число пр.редано, по входу. 4 .разрешени сравнени поступает сиг нал,, и на одном из выходов 11-13 формируетс результат сравнени в вцче единичного сигнала. На выходах 11-13 результат сравнени со ран етс до поступлени сигнала на вход 5 начальной установки устройства . Пусть , тогда в счетчике число А устанавливаетс в виде инверсного кода 010. После приема на счетный вход младшего разр да число-1-шпульсной последовательности и 101 нмщ-льса в счетчике 1 происход суммирование 010+101 111. При пос8 тунлении по входу 4 разрешени сравнени сигнала через открытый элемент И 7 триггер 8 устанавливаетс в единичное состо ние, и is счетчик 1 добавл етс еще единица, а на выходе старшего разр да формируетс сигнал переполнени , который.устанавливает триггер 9 в единичное состо ние . На выходной шине 11 () с помощью элемента И 10 формируетс , единичньй сигнал при нулевых сигналах на двух других выходных шинах 12 и 13. В отличие от известного устройства длительность сигнала сравнени на работу устройства не вли ет. . Пусть , дл определенности и . В счетчике 1 устанавливаетс код 010, а после приема на счетньш вход 110 устанавливаетс в единичное состо ние триггер 9 и с инверсного выхода нулевой сигнал закрывает элемент И 7 и после прихода сигнала сравнени триггер 8 остаетс в. нулевом состо нии, тем самым определ единичный сигнал на выходе 13 (А Б) и нулевые - на выходах 11 и 12. В отличие от известного устройства сигнал сравнени может поступать сразу после приема на счетный вход счетчика младшего разр да число-импульсной последовательности импульсов. Пусть А Б, дл определенности и . После приема числа в счетчике 1 устанавливаетс инверсное значение 010, а после приема на счетный вход 100 импульсовполучаетс сумма 010+100 110. После поступлени по входу 4 разрешени сравнени сигнала полученна сумма увеличиваетс на единицу: 110+001 111. Так как сигнал переполнени в этом случае не по вл етс , то триггер 9 остаетс в нулевом состо нии.. При поступлении сигнала сравнени через открытый элемент И 7 триггер 8 устанавливаетс в единичное состо The invention relates to automation and computing and can be used in the implementation of the hardware of discrete automation and calculator Hbfii machines. The purpose of the invention is to simplify the apparatus. Figure 1 shows the block diagram of the device. The device contains a n-bit counter 1, input 2 of the first compared number vhbd 3 of the second compared number, input 4 of the comparison of the device comparison, input 5 of the initial installation of the device, element I-LTfli 6, element 7 and triggers 8 and 9, element And 10, outputs 1.1-13 devices. The device works in the following way. Before starting the comparison on the initial installation input 5, a reset signal arrives and sets. triggers 8 and 9 to zero state. The first compared number is fed to input 2 in such a way that the n-bit counter 1 sets its inverse value. After that, the input 3 through the element 1 ШШ 6 to the information input of the lower bit of counter 1 enters the second number as a number-pulse sequence. When the second number is edited, at the entrance. 4. The comparison resolution receives a signal, and at one of the outputs 11–13 a comparison result is formed in the whole of a single signal. At outputs 11-13, the comparison result with wounds before the signal arrives at input 5 of the initial setup of the device. Let, then, in the counter, the number A is set as an inverse code 010. After receiving the lower-digit number-1-spooled sequence and the 101 nmschl-hs to the counting input in the counter 1, the summation 010 + 101 111 occurs. Comparison of the signal through the open element And 7 trigger 8 is set to one, and is counter 1 is added one more, and at the output of the higher bit, an overflow signal is generated, which sets trigger 9 to one. On the output bus 11 () with the aid of the AND 10 element, a single signal is formed with zero signals on the two other output buses 12 and 13. In contrast to the known device, the duration of the comparison signal does not affect the operation of the device. . Let, for definiteness and. In counter 1, a code 010 is set, and after receiving the counting input 110, the trigger 9 is set to one and the zero signal from the inverse output closes the AND 7 element and after the arrival of the comparison signal the trigger 8 remains in. a zero state, thereby determining a single signal at output 13 (A B) and zero at outputs 11 and 12. In contrast to the known device, the comparison signal can be received immediately after receiving the low-order counter of the number of pulsed pulse sequences at the counting input. Let A B, for definiteness and. After receiving the number in the counter 1, the inverse value 010 is set, and after receiving the pulses at the counting input 100, the amount 010 + 100 110 is received. the case does not appear, then the trigger 9 remains in the zero state. When the comparison signal arrives through the open element And 7, the trigger 8 is set to one state