RU2054195C1 - Multiple-level static analyzer of duration of voltage dips and spikes - Google Patents

Multiple-level static analyzer of duration of voltage dips and spikes Download PDF

Info

Publication number
RU2054195C1
RU2054195C1 SU5018335A RU2054195C1 RU 2054195 C1 RU2054195 C1 RU 2054195C1 SU 5018335 A SU5018335 A SU 5018335A RU 2054195 C1 RU2054195 C1 RU 2054195C1
Authority
RU
Russia
Prior art keywords
input
output
counter
decoder
trigger
Prior art date
Application number
Other languages
Russian (ru)
Inventor
В.Ф. Ермаков
Э.И. Хамелис
Original Assignee
Хозрасчетный центр "Интеграл"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Хозрасчетный центр "Интеграл" filed Critical Хозрасчетный центр "Интеграл"
Priority to SU5018335 priority Critical patent/RU2054195C1/en
Application granted granted Critical
Publication of RU2054195C1 publication Critical patent/RU2054195C1/en

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

FIELD: information instruments. SUBSTANCE: device has pulse generators, memory units, counters, rectangular pulse oscillator, gate, flip-flops, NAND gates, AND gates, decoder, two-state switch, comparator, OR gates, NOT gates, analog-to-digital converter. EFFECT: extended number of tasks due to analysis of duration of dips and spikes of voltage in different levels of analysis. 7 dwg

Description

Изобретение относится к информационно-измерительной и вычислительной технике, предназначенной для одновременного получения пары вероятностных характеристик, представляющих собой двумерную гистограмму длительности превышения выбросами различной длительности различных уровней анализа и двумерной гистограммы длительности превышения провалами различной длительности различных уровней анализа и может быть использовано в электроэнергетике для контроля качества электроэнергии в промышленных электрических сетях и оценки его влияния на различное электрооборудование. The invention relates to information-measuring and computing equipment, designed to simultaneously obtain a pair of probability characteristics, which are a two-dimensional histogram of the duration of exceeding emissions of various durations of different levels of analysis and a two-dimensional histogram of the duration of exceeding dips of various durations of different levels of analysis and can be used in the electric power industry for quality control electricity in industrial electrical networks and assessment of its impact on various electrical equipment.

Известен анализатор длительности выбросов случайных процессов, содержащий пороговый элемент, элемент И и ИЛИ, формирователь импульсов, регистр сдвига, генератор импульсов, элементы задержки, группу счетчиков, группу элементов памяти. A known analyzer of the duration of emissions of random processes containing a threshold element, an AND and OR element, a pulse shaper, a shift register, a pulse generator, delay elements, a group of counters, a group of memory elements.

Недостатками анализатора являются его узкие функциональные возможности он предназначен для получения одномерной гистограммы длительности выбросов напряжения выше одного уровня анализа. The disadvantages of the analyzer are its narrow functionality, it is designed to obtain a one-dimensional histogram of the duration of voltage spikes above one level of analysis.

Известен анализатор длительности выбросов случайных процессов, содержащий блок пороговых элементов, шифратор, регистры, генератор импульсов, счетчик импульсов, блок синхронизации, блок памяти, сумматор, вычитатель, элемент НЕ, блок дифференцирования. A known analyzer of the duration of emissions of random processes containing a block of threshold elements, an encoder, registers, a pulse generator, a pulse counter, a synchronization block, a memory block, an adder, a subtractor, an element NOT, a differentiation block.

Недостатком анализатора является его низкая помехоустойчивость (из-за наличия в его схеме дифференциатора и блока синхронизации емкостно-импульсного типа). The disadvantage of the analyzer is its low noise immunity (due to the presence of a differentiator and a capacitor-pulse type synchronization block in its circuit).

Известен многоуровневый статистический анализатор длительности выбросов и провалов напряжения, содержащий выпрямительный элемент, формирователь модуля, нуль-орган, компараторы, оперативные запоминающие устройства, цифровой компаратор, элемент И, элемент НЕ, триггер, дешифратор, регистр. Known multilevel statistical analyzer of the duration of voltage surges and voltage dips, containing a rectifier element, a module driver, a zero-organ, comparators, random access memory, a digital comparator, an AND element, a NOT element, a trigger, a decoder, a register.

Недостатками анализатора являются его значительная громоздкость, сложность и низкая надежность схемы (из-за большого количества счетчиков и компараторов), а также узкий диапазон измерения длительности выбросов и провалов напряжения. The disadvantages of the analyzer are its considerable bulkiness, complexity and low reliability of the circuit (due to the large number of counters and comparators), as well as a narrow range of measurement of the duration of emissions and voltage dips.

Наиболее близким решением к предлагаемому является статистический анализатор колебаний частоты и фазы напряжения, содержащий блок памяти, первый и второй двоичный счетчики, распределитель импульсов, цифровой компаратор, первый-пятый формирователи, двоично-десятичный счетчик, первый, второй, и третий триггеры, первый -- седьмой элементы И-НЕ, элемент И, двухпозиционный переключатель, генератор прямоугольных импульсов. The closest solution to the proposed one is a statistical analyzer of frequency and phase voltage fluctuations, containing a memory unit, first and second binary counters, a pulse distributor, a digital comparator, first-fifth shapers, a binary-decimal counter, first, second, and third triggers, the first one - the seventh elements AND NOT, element AND, on-off switch, a rectangular pulse generator.

Недостатком анализатора являются его узкие функциональные возможности, не позволяющие проводить анализ длительности выбросов и провалов напряжения за различные уровни анализа. The disadvantage of the analyzer is its narrow functionality, which does not allow the analysis of the duration of surges and voltage dips for different levels of analysis.

Техническая задача, решаемая изобретением расширение класса решаемых задач за счет анализа длительности выбросов и провалов напряжения за различные уровни анализа. The technical problem solved by the invention, the expansion of the class of tasks by analyzing the duration of the emissions and voltage dips for different levels of analysis.

Указанная техническая задача решается тем, что в статистический анализатор колебания частоты и фазы напряжения, содержащий первый блок памяти, три счетчика, генератор прямоугольных импульсов, ключ, три триггера, семь элементов И-НЕ, первый элемент И, пять формирователей импульсов, дешифратор и компаратор, выход которого соединен с первым входом первого элемента И-НЕ, выход которого подключен к нулевому входу первого триггера, выход первого счетчика соединен с адресным входом первого блока памяти, выход которого подключен к информационному входу второго счетчика, выход которого соединен с информационным входом первого блока памяти, вход управления записью которого и вход управления записью второго счетчика подключены соответственно к первому и второму выходам дешифратора, третий выход которого соединен с единичным входом второго триггера, выход второго элемента И-НЕ соединен с первым входом первого элемента И, дополнительно введен двоичный счетчик, двухпозиционный переключатель, три триггера, два элемента И, три токозадающих резистора, два элемента ИЛИ, второй блок памяти, три элемента НЕ, аналого-цифровой преобразователь, вход которого является информационным входом анализатора, а выход готовности соединен со входом первого формирователя импульсов, прямой выход которого через второй формирователь импульсов подключен к инверсному входу третьего триггера, к счетному входу третьего счетчика и ко входу третьего формирователя импульсов, выход переноса третьего счетчика соединен со входом четвертого формирователя импульсов, выходы третьего и четвертого формирователей импульсов подключены к первым входам соответственно второго и третьего элементов И-НЕ, выход третьего элемента И-НЕ соединен со вторым входом первого элемента И, выход которого подключен к прямым входам первого, четвертого, пятого и шестого триггеров, прямой выход которого соединен с первым входом второго элемента И, выход которого соединен с счетным входом первого счетчика, выход переноса которого через пятый формирователь импульсов соединен с инверсным входом четвертого триггера, прямой выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с четвертым входом дешифратора, а выход подключен к прямому входу пятого триггера, прямой выход которого соединен со вторым входом четвертого элемента И-НЕ, выход которого подключен к обнуляющему входу четвертого счетчика, счетный вход которого соединен с выходом генератора прямоугольных импульсов, а выход подключен ко входу дешифратора, пятый выход которого через первый элемент НЕ соединен со вторым входом второго элемента И, выход первого счетчика подключен к первой группе разрядов адресного входа второго блока памяти и к первому входу компаратора, второй вход которого соединен с информационным входом аналого-цифрового преобразователя и с разрядным входом второго элемента ИЛИ, выход которого и прямой выход первого триггера И пятого элемента И-НЕ, третьи выходы которых подключены к прямому выходу третьего триггера, прямой вход которого через первый токозадающий резисторы соединен с шиной питания и через ключ с шиной нулевого потенциала, шина питания через второй и третий токозадающие резисторы подключена ко вторым входам второго и третьего элементов И-НЕ, соединенным через двухпозиционный переключатель с шиной нулевого потенциала, шестой выход дешифратора соединен с инверсным входом второго триггера, инверсный выход которого подключен ко второму входу первого элемента И-НЕ, выход первого блока памяти соединен со входами шестого элемента И-НЕ, выход которого подключен к первому входу седьмого элемента И-НЕ и четвертому входу третьего элемента И, выход которого соединен со входом записи второго блока памяти, седьмой выход дешифратора через второй элемент НЕ соединен со вторым входом седьмого элемента И-НЕ, выход которого подключен к счетному входу второго счетчика, вход обнуления которого соединен с выходом пятого элемента И-НЕ, а выход подключен ко второй группе разрядов адресного входа второго блока памяти, старший разряд адресного входа которого соединен со старшим разрядом информационного выхода аналого-цифрового преобразователя, седьмой выход дешифратора подключен через третий элемент НЕ ко второму входу седьмого элемента И-НЕ. The specified technical problem is solved in that in a statistical analyzer of frequency and phase voltage fluctuations containing the first memory unit, three counters, a rectangular pulse generator, a key, three triggers, seven NAND elements, the first I element, five pulse shapers, a decoder and a comparator whose output is connected to the first input of the first AND-NOT element, the output of which is connected to the zero input of the first trigger, the output of the first counter is connected to the address input of the first memory block, the output of which is connected to the information at the input of the second counter, the output of which is connected to the information input of the first memory block, the recording control input of which and the write control input of the second counter are connected respectively to the first and second outputs of the decoder, the third output of which is connected to a single input of the second trigger, the output of the second AND-NOT element connected to the first input of the first AND element, an additional binary counter, two-position switch, three triggers, two AND elements, three current-setting resistors, two OR elements, the second block There are three elements NOT, an analog-to-digital converter, the input of which is the information input of the analyzer, and the ready output is connected to the input of the first pulse shaper, the direct output of which through the second pulse shaper is connected to the inverse input of the third trigger, to the counting input of the third counter and to the input third pulse shaper, the transfer output of the third counter is connected to the input of the fourth pulse shaper, the outputs of the third and fourth pulse shaper are connected to the first input odes of the second and third AND-NOT elements respectively, the output of the third AND-NOT element is connected to the second input of the first AND element, the output of which is connected to the direct inputs of the first, fourth, fifth and sixth triggers, the direct output of which is connected to the first input of the second AND element, the output of which is connected to the counting input of the first counter, the transfer output of which through the fifth pulse shaper is connected to the inverse input of the fourth trigger, the direct output of which is connected to the first input of the first OR element, the second input of which the second is connected to the fourth input of the decoder, and the output is connected to the direct input of the fifth trigger, the direct output of which is connected to the second input of the fourth AND-NOT element, the output of which is connected to the zeroing input of the fourth counter, the counting input of which is connected to the output of the square-wave generator, and the output connected to the input of the decoder, the fifth output of which through the first element is NOT connected to the second input of the second element AND, the output of the first counter is connected to the first group of bits of the address input of the second memory block and the first input of the comparator, the second input of which is connected to the information input of the analog-to-digital converter and the bit input of the second OR element, the output of which is the direct output of the first trigger AND the fifth element AND NOT, the third outputs of which are connected to the direct output of the third trigger, whose direct input through the first current-setting resistors connected to the power bus and through the key to the bus of zero potential, the power bus through the second and third current-setting resistors is connected to the second inputs of the second and third elements E, connected via a two-position switch with a zero potential bus, the sixth decoder output is connected to the inverse input of the second trigger, the inverse output of which is connected to the second input of the first AND-NOT element, the output of the first memory block is connected to the inputs of the sixth AND-NOT element, the output of which is connected to the first input of the seventh element AND NOT and the fourth input of the third element AND, the output of which is connected to the recording input of the second memory unit, the seventh output of the decoder through the second element is NOT connected to the second input of the seventh AND-NOT element, the output of which is connected to the counting input of the second counter, the zeroing input of which is connected to the output of the fifth AND-NOT element, and the output is connected to the second group of bits of the address input of the second memory block, the highest bit of the address input of which is connected to the highest bit of the information the output of the analog-to-digital converter, the seventh output of the decoder is connected through the third element NOT to the second input of the seventh element AND.

Существенные отличия предлагаемого технического решения новая структура устройства, обеспечивающая реализацию нового эффективного алгоритма обработки информации и использование в схеме анализатора новых элементов и связей между ними. Significant differences of the proposed technical solution are the new structure of the device, which ensures the implementation of a new effective information processing algorithm and the use of new elements and connections between them in the analyzer circuit.

Эти существенные отличия обеспечивают достижение положительного эффекта, а именно расширение класса решаемых задач за счет измерения длительности выбросов и провалов напряжения за различные уровни анализа. These significant differences ensure the achievement of a positive effect, namely, the expansion of the class of tasks to be solved by measuring the duration of outliers and voltage dips for different levels of analysis.

На фиг. 1 представлена схема анализатора; на фиг. 2, 3, 4, 5 графики изменения напряжения на элементах устройства; на фиг. 6, 7 примеры заполнения блока памяти анализатора при воздействии на его вход напряжения с определенной характеристикой. In FIG. 1 is a diagram of an analyzer; in FIG. 2, 3, 4, 5 graphs of voltage changes on the elements of the device; in FIG. 6, 7 are examples of filling the analyzer memory block when a voltage with a certain characteristic is exposed to its input.

Схема анализатора содержит аналого-цифровой преобразователь 1, вход которого является входом анализатора, а выход готовности соединен с прямым входом формирователя импульсов 2, прямой выход которого соединен с входом формирователя импульсов 3, прямой выход которого соединен с входом суммирования счетчика 4, с прямым входом формирователя импульсов 6, информационный выход аналого-цифрового преобразователя 1 соединен с вторым входом цифрового компаратора 7 и с входом элемента ИЛИ 8, выход которого соединен с первым входом элемента И 9 и с первым входом элемента И-НЕ 10, выход переноса счетчика 11 соединен с прямым входом запуска формирователя импульсов 12, инверсный выход которого соединен с инверсным входом формирователя 12 и с инверсным входом триггера 14, прямой выход которого связан с первым входом элемента И 15, выход которого связан с входом суммирования счетчика 11, первый вывод кнопки установки нуля 16 соединен с общей шиной, а второй вывод кнопки установки нуля 16 соединен (через токозадающий резистор 17) с источником питания и с информационным входом триггера 6, прямой выход которого соединен с третьим входом элемента И-НЕ 10 и с третьим входом элемента И 9, прямой выход формирователя импульсов 18 соединен с выходом переноса счетчика 4, а выход соединен с первым входом элемента И-НЕ 19, второй вход которого соединен (через токозадающий резистор 20) с источником питания и с первым выводом переключателя 21, второй вывод которого соединен с общей шиной, а третий вывод соединен (через токозадающий резистор 22) с источником питания и с входом элемента И-НЕ, второй вход которого соединен с прямым выходом формирователя 5, а выход соединен с первым входом элемента И 24, второй вход которого соединен с выходом элемента И- НЕ 19, а выход соединен с прямыми входами триггеров 13, 14, 25, 26 и с первым входом установки нуля двоичного счетчика 28, вход суммирования которого соединен с выходом генератора прямоугольных импульсов 29, а информационные выходы подключены к входам дешифратора 30, прямой выход которого соединен (через элемент НЕ 31) с вторым входом второго элемента И 15, третий выход дешифратор 30 соединен с инверсным входом триггера 32, второй выход дешифратора 30 соединен с входом записи счетчика 33, шестой выход дешифратора 30 соединен с прямым входом шестого триггера 32, седьмой выход дешифратора 30 соединен (через элемент НЕ 34) со вторым входом элемента И-НЕ 35, первый выход дешифратора 30 соединен с входом записи блока памяти 36, восьмой выход дешифратора 30 соединен (через элемент НЕ 37) с пятым входом элемента И 9, четвертый выход дешифратора 30 соединен со вторым входом элемента ИЛИ 38, первый вход которого соединен с прямым выходом триггера 13, а выход соединен с инверсным входом триггера 26, прямой выход которого соединен с вторым входом элемента И-НЕ 27, выход которого соединен с входом установки нуля двоичного счетчика 28, выход блока памяти 36 соединен с информационными входами счетчика 33 и входами элемента И-НЕ 39, выход которого соединен с четвертым входом элемента И 9 и вторым входом элемента И-НЕ 35, выход которого соединен с входом суммирования счетчика 33, информационные выходы которого соединены с информационными входами блока памяти 36, выход числового компаратора 7 соединен с первым входом элемента И-НЕ 40, второй вход которого соединен с инверсным выходом триггера 32, а выход соединен с инверсным входом триггера 25, прямой выход которого соединен со вторым входом первого элемента И 9 и со вторым входом элемента И-НЕ 10, выход которого соединен с входом установки нуля счетчика 33, выход элемента И 9 соединен с входом суммирования блока памяти 41. The analyzer circuit contains an analog-to-digital converter 1, the input of which is the analyzer input, and the ready output is connected to the direct input of the pulse shaper 2, the direct output of which is connected to the input of the pulse shaper 3, the direct output of which is connected to the summing input of the counter 4, with the direct input of the shaper pulses 6, the information output of the analog-to-digital converter 1 is connected to the second input of the digital comparator 7 and to the input of the OR element 8, the output of which is connected to the first input of the element And 9 and the first the input input of the AND-NOT 10 element, the transfer output of the counter 11 is connected to the direct start input of the pulse shaper 12, the inverse output of which is connected to the inverse input of the shaper 12 and to the inverse input of the trigger 14, the direct output of which is connected to the first input of the And 15 element, the output of which connected to the input of the totalization of the counter 11, the first output of the zero button 16 is connected to the common bus, and the second output of the zero button 16 is connected (via a current-setting resistor 17) to the power source and to the information input of the trigger 6, the direct output of which It is connected to the third input of the AND-NOT 10 element and to the third input of the AND 9 element, the direct output of the pulse former 18 is connected to the transfer output of the counter 4, and the output is connected to the first input of the AND-NOT 19 element, the second input of which is connected (via a current-setting resistor 20) with a power source and with the first output of the switch 21, the second output of which is connected to a common bus, and the third output is connected (via a current-setting resistor 22) to the power source and to the input of the AND-NOT element, the second input of which is connected to the direct output of the driver 5 , and exit from is dined with the first input of AND element 24, the second input of which is connected to the output of AND-NOT 19 element, and the output is connected to the direct inputs of triggers 13, 14, 25, 26 and with the first zero-setting input of binary counter 28, the summing input of which is connected to the output a rectangular pulse generator 29, and the information outputs are connected to the inputs of the decoder 30, the direct output of which is connected (through the element HE 31) to the second input of the second element And 15, the third output of the decoder 30 is connected to the inverse input of the trigger 32, the second output of the decoder 30 is connected to the inputcounter record 33, the sixth output of the decoder 30 is connected to the direct input of the sixth trigger 32, the seventh output of the decoder 30 is connected (via the element 34) to the second input of the AND-NOT 35 element, the first output of the decoder 30 is connected to the recording input of the memory unit 36, the eighth output the decoder 30 is connected (via the element NOT 37) to the fifth input of the AND element 9, the fourth output of the decoder 30 is connected to the second input of the OR element 38, the first input of which is connected to the direct output of the trigger 13, and the output is connected to the inverse input of the trigger 26, the direct output of which connected to the second input of the AND-NOT element 27, the output of which is connected to the zero-setting input of the binary counter 28, the output of the memory unit 36 is connected to the information inputs of the counter 33 and the inputs of the AND-NOT 39 element, the output of which is connected to the fourth input of the AND 9 element and the second input of the element AND-NOT 35, the output of which is connected to the summation input of the counter 33, the information outputs of which are connected to the information inputs of the memory unit 36, the output of the numerical comparator 7 is connected to the first input of the AND-NOT 40 element, the second input of which is connected to the inverse output t igger 32, and the output is connected to the inverse input of the trigger 25, the direct output of which is connected to the second input of the first element And 9 and to the second input of the element AND 10, the output of which is connected to the input of the zero setting of the counter 33, the output of the element And 9 is connected to the input summing the memory block 41.

Анализатор выполнен 2 x n x m-канальным, где n число уровней анализа амплитуды выбросов и провалов напряжения, а m число уровней анализа их длительностей. Для обмена информацией между блоком памяти 3б и счетчиком 33 организована групповая связь, имеющая k двоичных разрядов, счетчик 11 и компаратор 7 s-разрядными; причем k log2m, s log n2. При дальнейшем рассмотрении алгоритма работы устройства в качестве примера описан 256-канальный анализатор, имеющий k 3, s 4 и элемент И-НЕ 38 принимается трехвходовым.The analyzer is made 2 xnx m-channel, where n is the number of levels of analysis of the amplitude of surges and voltage dips, and m is the number of levels of analysis of their durations. To exchange information between the memory block 3b and the counter 33, a group communication is organized with k binary digits, the counter 11 and the comparator 7 are s-bit; where k log 2 m, s log n 2 . Upon further consideration of the operation algorithm of the device, an example is described of a 256-channel analyzer having k 3, s 4, and the NAND 38 element is adopted as a three-input.

Перед началом эксплуатации анализатора следует выбрать режим его работы, задаваемый положением переключателя 21. При замыкании второго входа элемента И-НЕ 23 с шиной нуля будет происходить анализ коротких по длительности выбросов и провалов напряжения, а при замыкании второго входа элемента И-НЕ 19 на нулевую шину будет происходить анализ положительных по длительности выбросов и провалов напряжения. Before starting the analyzer operation, it is necessary to select the mode of operation determined by the position of switch 21. When the second input of the AND-NOT 23 element closes with a zero bus, short-duration surges and voltage dips will be analyzed, and when the second input of the AND-19 element is closed to zero the bus will be analyzed for positive duration emissions and voltage dips.

Далее необходимо установить в исходное состояние элементы устройства и обнулить содержимое блока памяти 36. Далее этот процесс будет описан более подробно. Next, you need to reset the device elements and reset the contents of the memory block 36. Next, this process will be described in more detail.

При нажатии на кнопку установки нуля 16 в момент времени to на информационном D-входе триггера 6 появляется потенциал низкого уровня.When you press the zero button 16 at the time t o at the information D-input of the trigger 6 there is a low potential.

Далее в момент времени t1, на выходе готовности аналого-цифрового преобразователя 1 (фиг. 2) появляется короткий положительный импульс напряжения, по переднему фронту которого происходит запуск формирователя 2.Further, at time t 1 , at the output of the readiness of the analog-to-digital converter 1 (Fig. 2), a short positive voltage pulse appears along the leading edge of which the driver 2 starts up.

В момент времени t2 по заднему фронту импульса формирователя 2 происходит запуск формирователя 3 с задержкой времени относительно импульса напряжения с выхода готовности аналого-цифрового преобразователя 1.At time t 2 along the trailing edge of the pulse of the driver 2, the driver 3 starts up with a time delay relative to the voltage pulse from the ready output of the analog-to-digital converter 1.

По переднему фронту положительного импульса напряжения с выхода формирователя 3 на прямом выходе триггера 6 появляется сигнал низкого уровня, который поступает на третий вход элемента И 9 и на третий вход элемента И-НЕ 10. Вследствие этого элемент И 9 блокируется и на его выходе присутствует низкий потенциал напряжения, а на выходе элемента И-НЕ 10 появляется положительный импульс напряжения, по переднему фронту которого происходит принудительная установка в нуль счетчика 33; кроме того, по переднему фронту положительного импульса напряжения происходит запуск формирователя 5, в результате чего на его прямом выходе появляется положительный импульс напряжения, который поступает (инвертируясь через элемент И-НЕ 23 и элемент И 24) на входы установки единицы триггеров 13, 24, 25, 26 и первый вход элемента И-НЕ 27. В результате происходит установка в единичное состояние вышеперечисленных триггеров. Кроме того, одновременно переходом в единичное состояние триггера 26 и появлением на его прямом выходе положительного фронта напряжения, который поступает на вход элемента И- НЕ 27, на первый вход элемента И-НЕ 27 поступает отрицательный импульс напряжения с выхода элемента И 24. В результате на выходе элемента И-НЕ 27 появляется импульс напряжения, по переднему фронту которого происходит установка счетчика 28 в нулевое состояние, после чего по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 счетчик 28 начинает заполняться. On the leading edge of the positive voltage pulse from the output of the driver 3, a low level signal appears on the direct output of the trigger 6, which is fed to the third input of the And 9 element and to the third input of the AND-NOT 10. As a result, the And 9 element is blocked and there is a low output voltage potential, and a positive voltage pulse appears at the output of the AND-NOT 10 element, along the leading edge of which a counter 33 is forced to zero; in addition, on the leading edge of the positive voltage pulse, the driver 5 starts up, as a result of which a positive voltage pulse appears at its direct output, which arrives (inverting through the AND-23 element and AND 24 element) to the installation inputs of the trigger unit 13, 24, 25, 26 and the first input of the AND-NOT 27 element. As a result, the above triggers are set to a single state. In addition, at the same time, by switching to the single state of the trigger 26 and the appearance of a positive voltage front at its direct output that goes to the input of the AND-NOT 27 element, a negative voltage pulse from the output of the And 24 element arrives at the first input of the AND-NOT 27 element. As a result a voltage pulse appears at the output of the AND-NOT 27 element, on the leading edge of which the counter 28 is set to zero, and then on the leading edge of the next voltage pulse of the rectangular pulse generator 29, the counter 28 starts AET filled.

Далее в момент времени t3 по переднему фронту очередного импульса генератора прямоугольных импульсов 29 (частота которых равна 50 кГц) содержимое счетчика 28 увеличивается на единицу и становится равным 0001. Этот код поступает с выходов счетчика 28 на информационный вход дешифратора 30, в результате чего на пятом выходе дешифратора 30 появляется отрицательный импульс напряжения, который поступает (инвертируясь через элемент НЕ 31) на второй вход элемента И 15, в то время как к первому входу этого элемента с прямого выхода триггера 14 приложен единичный потенциал напряжения. В результате на выходе элемента И 15 появляется положительный импульс напряжения, по переднему фронту которого происходит увеличение на единицу содержимого счетчика 11, которое становится равным 0000 (поскольку перед этим оно равнялось 1111 см. описание ниже).Further, at time t 3, along the leading edge of the next pulse of the rectangular pulse generator 29 (whose frequency is 50 kHz), the contents of counter 28 increase by one and become equal to 0001. This code is transmitted from the outputs of counter 28 to the information input of decoder 30, as a result of which the fifth output of the decoder 30 there is a negative voltage pulse, which is supplied (inverting through the element HE 31) to the second input of the element And 15, while to the first input of this element from the direct output of the trigger 14 is applied one ny voltage potential. As a result, a positive voltage pulse appears at the output of element And 15, along the leading edge of which there is an increase by one per unit of the contents of the counter 11, which becomes equal to 0000 (since before that it was equal to 1111 see description below).

Далее в момент времени t4 по переднему фронту очередного импульса генератора прямоугольных импульсов 29 содержимое счетчика 28 увеличивается на единицу и становится равным OIII. В результате на первом выходе дешифратора 30 появляется отрицательный импульс напряжения, который поступает на вход записи блока памяти 36. При этом к информационному входу блока памяти 36 приложен нулевой код 0000 с выходов счетчика 33, вследствие чего по переднему фронту отрицательного импульса с первого выхода дешифратора 30 происходит запись нулевых значений в блок памяти 36 по адресу 0000, сформированному счетчиком 11.Then, at time t 4, along the leading edge of the next pulse of the rectangular pulse generator 29, the contents of the counter 28 are increased by one and become equal to OIII. As a result, a negative voltage pulse appears at the first output of the decoder 30, which is fed to the recording input of the memory unit 36. In this case, a zero code 0000 is applied to the information input of the memory unit 36 from the outputs of the counter 33, as a result of which, on the leading edge of the negative pulse from the first output of the decoder 30 there is a record of zero values in the memory block 36 at the address 0000 formed by the counter 11.

Далее описанная выше процедура на интервале времени t1-t4 повторяется четырнадцать раз, пока содержимое счетчика 11 не станет равным 111, при этом происходит последовательное обнуление байтов памяти блока памяти 36 по текущим адресам, формируемым счетчиком 11.Further, the above procedure is repeated fourteen times over the time interval t 1 -t 4 until the contents of counter 11 becomes 111, while the memory bytes of the memory block 36 are sequentially zeroed at the current addresses generated by the counter 11.

Далее в момент времени t5 по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 содержимое счетчика 28 увеличивается на единицу и становится равным 0001. В результате на пятом выходе дешифратора 30 появляется отрицательный импульс напряжения, который (инвертируясь через элемент НЕ 31) проходит через элемент И 15, поступает на вход суммирования счетчика 11. По переднему фронту этого импульса происходит увеличение на единицу содержимого счетчика 11, которое становится равным 1111, а по заднему фронту этого импульса в момент времени t6 на выходе переполнения счетчика 11 появляется положительный импульс напряжения, который поступает на прямой вход формирователя 12. Вследствие этого по переднему фронту положительного импульса с выхода переполнения счетчика 11 происходит запуск формирователя 12 и на его инверсном выходе появляется отрицательный импульс напряжения, который поступает на инверсные входы триггеров 13 и 14, в результате чего они переходят в нулевое состояние. Далее потенциал низкого уровня поступает с выхода триггера 14 на первый вход элемента И 15, в результате чего этот элемент блокируется и не пропускает последующие сигналы с пятого выхода дешифратора 30.Then, at time t 5, on the leading edge of the next voltage pulse of the rectangular pulse generator 29, the contents of the counter 28 increases by one and becomes equal to 0001. As a result, a negative voltage pulse appears on the fifth output of the decoder 30, which (inverting through the element HE 31) passes through the element And 15, is fed to the input of the summation of the counter 11. On the leading edge of this pulse there is an increase by one unit of the contents of the counter 11, which becomes equal to 1111, and on the trailing edge of this pulse at time t 6, the output of the counter 11 overflows appears a positive voltage pulse, which is supplied to the input of the line 12. As a consequence of the rising edge of the positive pulse to the counter 11 outputs an overflow occurs start generator 12, and at its inverse output of the negative voltage pulse appears that arrives at the inverse inputs of triggers 13 and 14, as a result of which they go to the zero state. Next, the low-level potential comes from the output of the trigger 14 to the first input of the And 15 element, as a result of which this element is blocked and does not pass subsequent signals from the fifth output of the decoder 30.

Далее в момент времени t7 по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 происходит увеличение на единицу содержимого двоичного счетчика 28, которое становится равным 1000. В результате на первом выходе дешифратора 30 появляется отрицательный импульс напряжения, который поступает на вход записи блока памяти 36 и по переднему фронту которого происходит запись нулевых значений в байт памяти блока памяти 36 по адресу 1111.Next, at time t 7 along the leading edge of the next voltage pulse of the rectangular pulse generator 29, the content of the binary counter 28 increases by one, which becomes equal to 1000. As a result, a negative voltage pulse appears at the first output of the decoder 30, which is fed to the recording input of the memory unit 36 and on the leading edge of which there is a record of zero values in the byte of the memory of the memory block 36 at address 1111.

Далее в момент времени t8 по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 происходит увеличение содержимого счетчика 28, которое становится равным 1010. В результате на четвертом выходе дешифратора 30 появляется отрицательный импульс напряжения, который поступает на второй вход элемента ИЛИ 38, на первый вход которого поступает низкий потенциал с выхода триггера 13. Вследствие этого на выходе элемента ИЛИ 38 появляется отрицательный импульс напряжения, который поступает на инверсный вход триггера 26, в результате чего триггер 26 обнуляется и на его прямом выходе появляется потенциал низкого уровня, который поступает на второй вход элемента И 27. В результате эле- мент И 27 блокируется и на его выходе появляется потенциал высокого уровня, который поступает на вход установки нуля счетчика 28 и устанавливает его в нулевое состояние.Then, at time t 8, on the leading edge of the next voltage pulse of the rectangular pulse generator 29, the content of the counter 28 increases, which becomes 1010. As a result, a negative voltage pulse appears on the fourth output of the decoder 30, which arrives at the second input of the OR element 38, at the first the input of which receives a low potential from the output of the trigger 13. As a result, a negative voltage pulse appears at the output of the OR element 38, which is fed to the inverse input of the trigger 26, in As a result of which, the trigger 26 is zeroed and a low level potential appears on its direct output, which goes to the second input of the And 27 element. As a result, the And 27 element is blocked and a high level potential appears on its output, which goes to the zero setting input of the counter 28 and sets it to zero.

При отпускании кнопки 16 в момент времени t9 к информационному входу триггера 6 прикладывается единичный потенциал. По переднему фронту очередного импульса с выхода формирователя 3 на прямом выходе триггера 6 появляется высокий потенциал, который поступает на третьи входы элементов И 9 и И-НЕ 10. В результате разблокируется элемент И 9 и элемент И 10. На выходе элемента И-НЕ 10 появляется потенциал низкого уровня, который снимает высокий потенциал с входа установки нуля счетчика 33.When the button 16 is released at time t 9, a unit potential is applied to the information input of trigger 6. On the leading edge of the next pulse from the output of the shaper 3 at the direct output of the trigger 6 there is a high potential, which is fed to the third inputs of the elements And 9 and I-NOT 10. As a result, the element And 9 and the element And 10. The output element And-NOT 10 a low potential appears, which removes the high potential from the zero setting input of the counter 33.

На этом процесс подготовки к работе анализатора заканчивается. This completes the process of preparing for the work of the analyzer.

Далее описана ситуация, соответствующая поступлению на вход анализатора выброса напряжения прямоугольной формы с амплитудой, превышающей семь уровней анализа амплитуды, и длительностью, превышающей восемь уровней анализа длительности. Положение переключателя 21, указанное на фиг. 1, соответствует анализу коротких по продолжительности выбросов и провалов напряжения. The following describes the situation corresponding to the input of a rectangular-shaped voltage surge detector with an amplitude exceeding seven levels of amplitude analysis and a duration exceeding eight levels of duration analysis. The position of the switch 21 shown in FIG. 1 corresponds to the analysis of short duration surges and voltage dips.

При воздействии описанного выше выброса напряжения на вход анализатора в момент времени t10, на информационном выходе аналого-цифрового преобразователя 1 появляется новый код, соответствующий текущему значению выброса напряжения, равный 0111.When the voltage surge described above is applied to the analyzer input at time t 10 , a new code appears on the information output of the analog-to-digital converter 1, corresponding to the current voltage surge value equal to 0111.

Далее в момент времени t11 на выходе готовности аналого-цифрового преобразователя 1 появляется положительный импульс напряжения, по переднему фронту которого происходит запуск формирователя 2. Импульс напряжения с прямого выхода формирователя 2 поступает на инверсный вход формирователя 3.Then, at time t 11 , a positive voltage pulse appears at the output of the analog-to-digital converter 1, on the leading edge of which the driver 2 starts up. The voltage pulse from the direct output of the driver 2 is fed to the inverse input of the driver 3.

В результате в момент времени t12 по заднему фронту импульса первого формирователя 2 происходит запуск формирователя 3 с задержкой времени относительно импульса напряжения с выхода готовности аналого-цифрового преобразователя 1. По переднему фронту импульса с прямого выхода формирователя 3 происходит запуск формирователя 5 и увеличение на единицу содержимого счетчика 4. При этом переключатель 21 находится в положении, соответствующем замкнутому первому и второму выводу, и, следовательно, на второй вход элемента И-НЕ 19 поступает потенциал низкого уровня, который блокирует И-НЕ 19, что соответствует анализу коротких выбросов и провалов напряжения. Далее импульс напряжения с прямого выхода формирователя 5 поступает на первый вход элемента И-НЕ 23, в то время как на второй вход элемента И-НЕ 23 поступает потенциал высокого уровня. В результате на выходе элемента И-НЕ 23 появляется отрицательный импульс напряжения, который поступает на первый вход элемента И 24, на второй вход которого поступает потенциал высокого уровня с выхода элемента И-НЕ 19. Вследствие этого на выходе элемента И 24 появляется отрицательный импульс напряжения, по переднему фронту этого импульса происходит установка в единичное состояние триггеров 13, 14, 25, 26. Кроме того, одновременно с переходом в единичное состояние триггера 26 и появлением на его прямом выходе положительного фронта напряжения, который поступает на второй вход элемента И-НЕ 27, на первый вход элемента И-НЕ 27 поступает отрицательный импульс напряжения с выхода элемента И 24. В результате на выходе элемента И-НЕ 27 появляется положительный импульс напряжения, который поступает на вход установки нуля счетчика 28. По окончании импульса с выхода элемента И-НЕ 27 счетчик 28 переходит в рабочее состояние и по переднему фронту импульса напряжения с выхода генератора прямоугольных импульсов 29 происходит увеличение содержимого счетчика 28.As a result, at time t 12 , the driver 3 starts up along the trailing edge of the pulse of the first driver 2 with a time delay relative to the voltage pulse from the ready output of the analog-to-digital converter 1. The driver 5 starts up along the rising edge of the pulse from the direct output of the driver 3 and increases by one the contents of the counter 4. In this case, the switch 21 is in the position corresponding to the closed first and second output, and, therefore, the potential low level, which blocks AND 19, which corresponds to the analysis of short surges and voltage dips. Next, the voltage pulse from the direct output of the shaper 5 is fed to the first input of the AND-NOT 23 element, while a high level potential is supplied to the second input of the AND-NOT 23 element. As a result, a negative voltage pulse appears at the output of the AND-NOT 23 element, which is fed to the first input of the And 24 element, the second input of which receives a high level potential from the output of the AND-NOT 19. As a result, a negative voltage pulse appears at the output of the And-NOT 23 element. , on the leading edge of this pulse, the triggers 13, 14, 25, 26 are set to the single state. In addition, simultaneously with the transition to the single state of the trigger 26 and the appearance of a positive voltage front at its direct output, which the second one is supplied to the second input of the AND-NOT 27 element, the negative voltage pulse from the output of the And 24 element is received at the first input of the AND-NOT 27 element. As a result, a positive voltage pulse appears at the output of the AND-NOT 27 element, which goes to the counter zero input 28. At the end of the pulse from the output of the AND-NOT 27 element, the counter 28 goes into working condition and the contents of the counter 28 increase along the leading edge of the voltage pulse from the output of the rectangular pulse generator 29.

Далее в момент времени t13 по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29, содержимое счетчика 28 становится равным 00110. В результате на пятом выходе дешифратора 30 появляется отрицательный импульс напряжения, который поступает (через элемент ГН 31 и элемент И 15) на суммирующий вход счетчика 11 и по переднему фронту которого происходит увеличение содержимого счетчика 11. В результате содержимое счетчика 11 становится равным 0000.Then, at time t 13, along the leading edge of the next voltage pulse of the rectangular pulse generator 29, the contents of the counter 28 become 00110. As a result, a negative voltage pulse appears on the fifth output of the decoder 30, which is supplied (through the GN 31 element and the And 15 element) to the summing the input of the counter 11 and on the leading edge of which the contents of the counter 11 increase. As a result, the contents of the counter 11 becomes equal to 0000.

Далее в момент времени t14 по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29, на третьем выходе дешифратора 30 появляется отрицательный импульс, напряжения по переднему фронту которого происходит установка в нулевое состояние шестого триггера 32.Further, at time t 14 , a negative pulse appears at the third output of the decoder 30 along the leading edge of the next voltage pulse of the rectangular pulse generator 29, and the voltage of the sixth trigger 32 is set to the zero state at the third output of the decoder 30.

Далее потенциал высокого уровня с инверсного выхода триггера 32 разблокирует элемент И-НЕ 40 и сигнал с выхода компаратора 7 поступает (инвертируясь через элемент И-НЕ 40) на инверсный вход триггера 25, однако установки в нуль этого триггера не следует, поскольку число, поступающее на второй вход компаратора 7 (равно 0111), больше числа, поступающего на первый вход компаратора 7 (равного 0000), вследствие чего на выходе А < В компаратора 7 имеется потенциал низкого уровня. В момент времени t13 при срабатывании счетчика 11 происходит смена кодов на первом входе компаратора 7, вследствие чего возможно ложное срабатывание компаратора 7 и проявление на его выходах импульсов напряжения, которые могут привести к ложному срабатыванию триггера 25 и дальнейшей неверной работе анализатора. Для избежания описанной выше ситуации служит триггер 32, который блокирует сигналы с выхода компаратора 7 при срабатывании счетчика 11.Further, the high level potential from the inverted output of the trigger 32 unlocks the I-NOT 40 element and the signal from the output of the comparator 7 enters (inverting through the I-NOT 40 element) to the inverse input of the trigger 25, however, this trigger does not set to zero, since the number received the second input of the comparator 7 (equal to 0111), more than the number supplied to the first input of the comparator 7 (equal to 0000), as a result of which the output A <B of the comparator 7 has a low level potential. At time t 13, when the counter 11 is triggered, the codes change at the first input of the comparator 7, as a result of which the comparator 7 can be malfunctioned and voltage pulses appear at its outputs, which can lead to a false trigger 25 and further malfunction of the analyzer. To avoid the situation described above, a trigger 32 is used, which blocks the signals from the output of the comparator 7 when the counter 11 is triggered.

Кроме того, в момент времени t12 при установке в единичное состояние триггера 25, на выходе компаратора 7 имеется потенциал высокого уровня, поскольку на первый вход компаратора 7 в это время приложен минимально возможный код, равный 0000. Высокий потенциал с выхода компаратора 7 необходимо в этот момент времени блокировать, поскольку эта ситуация в случае отсутствия блокировки приводит к ложному срабатыванию триггера 25.In addition, at time t 12, when the trigger 25 is set to a single state, the output of the comparator 7 has a high level potential, since the minimum possible code equal to 0000 is applied to the first input of the comparator 7. High potential from the output of the comparator 7 is necessary in block this point in time, since this situation, in the absence of blocking, leads to false triggering of trigger 25.

Далее в момент времени t15 по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов напряжения 29 на втором выходе дешифратора 30 появляется отрицательный импульс напряжения, по переднему фронту которого происходит запись содержимого первого байта блока памяти 36 в счетчик 33.Next, at time t 15 , a negative voltage pulse appears at the second output of the decoder 30 along the leading edge of the next voltage pulse of the rectangular pulse voltage generator 29, along the leading edge of which the contents of the first byte of the memory unit 36 are recorded in the counter 33.

Далее в момент времени t16 по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29, на шестом выходе дешифратора 30 появляется отрицательный импульс напряжения, по переднему фронту которого происходит установка в единичное состояние триггера 32, вследствие чего блокируется элемент И-НЕ 40.Then, at time t 16 , a negative voltage pulse appears at the sixth output of the decoder 30 along the leading edge of the next voltage pulse of the rectangular pulse generator 29, and on the leading edge of which the trigger 32 is set to a single state, and the AND-NOT 40 element is blocked.

Далее в момент времени t17 по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29, на седьмом выходе дешифратора 30 появляется отрицательный импульс напряжения, который поступает (инвертируясь через элемент НЕ 34) на второй вход элемента И-НЕ 35, на первый вход которого поступает высокий потенциал напряжения с выхода элемента И-НЕ 38, поскольку с выхода блока памяти 36 на входы элемента И-НЕ 39 поступает код, равный 0000. В результате на выходе элемента И-НЕ 35 появляется короткий отрицательный импульс напряжения, по переднему фронту которого происходит увеличение на единицу содержимого счетчика 33. В результате на выходе счетчика 33 появляется код, равный 0001, который поступает на младшие адресные разряды блока памяти 41 и информационные входы блока памяти 36.Then, at time t 17 , a negative voltage pulse appears at the seventh output of the decoder 30 along the leading edge of the next voltage pulse of the rectangular pulse generator 29, and it enters (inverting through the HE 34 element) to the second input of the AND-NOT 35 element, to the first input of which high voltage potential from the output of the AND-NOT 38 element, since the code equal to 0000 is received from the output of the memory block 36 to the inputs of the AND-HE 39 element. As a result, a short negative voltage pulse appears at the output of the AND-NOT 35 element, according to the leading edge of which increases by one the contents of the counter 33. As a result, the counter 33 displays a code equal to 0001, which is transmitted to the lower address bits of the memory unit 41 and the information inputs of the memory unit 36.

Далее в момент времени t18 по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 на первом выходе дешифратора 30 появляется отрицательный импульс напряжения, по переднему фронту которого происходит запись содержимого счетчика 33 по адресу 0000.Further, at time t 18 , a negative voltage pulse appears at the first output of the decoder 30 along the leading edge of the next voltage pulse of the rectangular pulse generator 29, along the leading edge of which the contents of the counter 33 are recorded at address 0000.

Далее в момент времени t19 по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 на восьмом выходе дешифратора 30 появляется отрицательный импульс напряжения, который поступает через элемент НЕ 37 и элемент И 9 на суммирующий вход блока памяти 41. Вследствие этого содержимое блока памяти 41 по адресу 00000001 увеличивается на единицу и становится равным 000001.Further, at time t 19 , a negative voltage pulse appears at the eighth output of the decoder 30 along the leading edge of the next voltage pulse of the rectangular pulse generator 29, which enters through the element NOT 37 and the AND element 9 to the summing input of the memory block 41. As a result, the contents of the memory block 41 address 00000001 increases by one and becomes equal to 000001.

Далее цикл, описанный выше на интервале времени t13-t19 повторяется семь раз, при этом в следующие шесть байтов блока памяти 36 последовательно записывается код, равный 0001, и соответственно происходит последовательное увеличение на единицу содержимого блока памяти 41 с адреса 000100001 по адрес 01110001.Next, the cycle described above on the time interval t 13 -t 19 is repeated seven times, while in the next six bytes of the memory block 36, a code equal to 0001 is sequentially written, and accordingly, the contents of the memory block 41 are sequentially increased by one from address 000100001 to address 01110001 .

Далее в момент времени t20 по переднему фронту очередного импульса напряжения генератора проямоугольных импульсов 29 на пятом выходе дешифратора 30 появляется отрицательный импульс напряжения, который через элемент НЕ 31 и элемент И 15 поступает на суммирующий вход счетчика 11. По переднему фронту импульса напряжения с выхода элемента И 15 происходит увеличение на единицу содержимого счетчика 11, которое становится равным 1000. Этот код поступает на первый вход компаратора 7. Таким образом, на второй вход компаратора 7 поступает код, равный 0111, а на первый вход компаратора 7 поступает код, равный 1000. Поскольку число, которое поступает на второй вход компаратора 7, меньше числа, код которого поступает на первый вход компаратора 7, то на выходе А < В компаратора 7 появляется положительный импульс напряжения, который поступает на первый вход элемента И- НЕ 40.Next, at time t 20 , a negative voltage pulse appears at the fifth output of the decoder 30 along the leading edge of the next voltage pulse of the generator of the rectangular pulses 29, which, through the element HE 31 and the AND element 15, enters the summing input of the counter 11. At the leading edge of the voltage pulse from the output of the element And 15 there is an increase by one in the contents of the counter 11, which becomes equal to 1000. This code is fed to the first input of the comparator 7. Thus, the second input of the comparator 7 receives a code equal to 0111, and on the first input of comparator 7 receives a code equal to 1000. Since the number that arrives at the second input of comparator 7 is less than the number whose code is supplied to the first input of comparator 7, a positive voltage pulse appears at output A <B of comparator 7, which is fed to the first input element AND NOT 40.

Далее в момент времени t21 по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29, на третьем выходе дешифратора 30 появляется отрицательный импульс напряжения, по переднему фронту которого происходит установка в нулевое состояние триггера 32, в результате чего выход элемента И- НЕ разблокируется и потенциал высокого уровня с выхода компаратора 7 поступает на инверсный вход триггера 25. В результате на прямом выходе триггера 25 появляется потенциал низкого уровня, который поступает на вторые входы элемента И 9 и элемента И-НЕ 10. Вследствие этого выход элемента блокируется, а на выходе элемента И-НЕ 10 появляется импульс напряжения, по переднему фронту которого происходит установка в нулевое состояние счетчика 33.Then, at time t 21 , a negative voltage pulse appears at the third output of the decoder 30 along the leading edge of the next voltage pulse of the rectangular pulse generator 29; a high level from the output of the comparator 7 is fed to the inverse input of the trigger 25. As a result, a direct potential of the low level appears on the direct output of the trigger 25, which is fed to the second inputs of the element 9 and AND-NO element 10. Consequently, the output element is blocked, and the output of AND-NO element 10 receive a voltage pulse on the rising edge which occurs in the setting state of the counter 33 is zero.

Далее в момент времени t22 по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 на втором выходе дешифратора 30 появляется отрицательный импульс напряжения, по переднему фронту которого происходит запись нулевых значений в блок памяти 36 по адресу 1000.Further, at time t 22 , a negative voltage pulse appears at the second output of the decoder 30 along the leading edge of the next voltage pulse of the rectangular pulse generator 29, along the leading edge of which zero values are written to the memory unit 36 at address 1000.

Далее протекает процесс, аналогичный процессу обнуления блока памяти 36 и блока памяти 41 при подготовке к работе анализатора, т.е. после каждой смены кода на выходе счетчика 11, по переднему фронту импульса с первого выхода дешифратора 30 происходит запись нулей в следующий байт блока памяти 36, при этом накопления информации в блоке памяти 41 не происходит, поскольку выход элемента И 9 блокирован и имеет потенциал низкого уровня. Таким образом, с адреса 1000 по адрес 1110 в блок памяти 36 записываются нули. Next, a process proceeds similar to the process of zeroing the memory block 36 and the memory block 41 in preparation for the analyzer, i.e. after each change of code at the output of counter 11, on the leading edge of the pulse from the first output of the decoder 30, zeros are recorded in the next byte of the memory unit 36, while information is not accumulated in the memory unit 41, since the output of the And 9 element is blocked and has a low level potential . Thus, from address 1000 to address 1110, zeros are recorded in the memory unit 36.

Далее в момент времени t23 по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29, на пятом выходе дешифратора 30 появляется отрицательный импульс напряжения, по переднему фронту которого происходит увеличение содержимого счетчика 11, которое становится равным 1111.Further, at time t 23 , a negative voltage pulse appears at the fifth output of the decoder 30 along the leading edge of the next voltage pulse of the rectangular pulse generator 29, along the leading edge of which the content of counter 11 increases, which becomes 1111.

Далее в момент времени t24 по заднему фронту импульса напряжения с пятого выхода дешифратора 30 на выходе переполнения счетчика 11 появляется положительный импульс напряжения, по переднему фронту которого происходит запуск формирователя 12. По переднему фронту отрицательного импульса с инверсного выхода формирователя 12 происходит установка в нулевое состояние триггеров 13, 14. В результате на прямом выходе триггера 14 появляется низкий потенциал напряжения, который поступает на первый вход элемента И 15 и блокирует его.Then, at time t 24 , a positive voltage pulse appears at the trailing edge of the voltage pulse from the fifth output of the decoder 30 at the overflow output of counter 11, along the leading edge of which the shaper 12 is triggered. The negative pulse from the inverse output of the shaper 12 is set to zero flip-flops 13, 14. As a result, a low voltage potential appears on the direct output of flip-flop 14, which is supplied to the first input of AND element 15 and blocks it.

Далее в момент времени t25 по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 на первом выходе дешифратора 30 появляется отрицательный импульс напряжения, по переднему фронту которого происходит запись из счетчика 33 нулевых значений в блок памяти 36 по адресу 1111.Then, at time t 25 , a negative voltage pulse appears at the first output of the decoder 30 along the leading edge of the next voltage pulse of the rectangular pulse generator 29, along the leading edge of which a zero value is written from the counter 33 to the memory 36 at 1111.

Далее в момент времени t26 по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 на четвертом выходе дешифратора 30 появляется отрицательный импульс напряжения, который поступает на второй вход элемента ИЛИ 38, на первый вход которого поступает низкий потенциал с прямого выхода триггера 13. В результате на выходе элемента ИЛИ 38 появляется отрицательный импульс, по переднему фронту которого происходит установка в нулевое состояние триггера 26. На его прямом выходе появляется низкий потенциал напряжения, который поступает на второй вход элемента И 27. Вследствие этого выход элемента И-НЕ 28 блокируется и на его выходе устанавливается высокий потенциал напряжения, который поступает на вход установки нуля счетчика 28 и устанавливает его в нулевое состояние. Далее цикл, описанный на интервале времени t11-t26 повторяется шесть раз, причем в каждом цикле происходит последовательное увеличение содержимого первых семи байтов блока памяти 36, при этом в блоке памяти 41 происходит последовательное увеличение на единицу содержимого памяти с адреса 00000 по адрес 11110111.Further, at time t 26 , a negative voltage pulse appears at the fourth output of the decoder 30 along the leading edge of the next voltage pulse of the rectangular pulse generator 29, which is fed to the second input of the OR element 38, the first input of which receives a low potential from the direct output of trigger 13. As a result a negative pulse appears at the output of the OR 38 element, at the leading edge of which the trigger 26 is set to zero. A low voltage potential appears at its direct output, which ory supplied to the second input of AND gate 27. Consequently, the output of AND-NO element 28 is blocked and its output is set to a high voltage potential which is supplied to the zero setting input of the counter 28 and sets it to zero. Next, the cycle described on the time interval t 11 -t 26 is repeated six times, and in each cycle there is a sequential increase in the contents of the first seven bytes of the memory block 36, while in the memory block 41 there is a sequential increase in the unit of memory content from address 00000 to address 11110111 .

Далее цикл, описанный на интервале времени t11-t26, повторяется еще раз, однако увеличение содержимого байтов блока памяти 36 не происходит, поскольку продолжительность выброса напряжения на входе анализатора превышает предельно возможную для измерения длительности выбросов и провалов напряжения.Further, the cycle described in the time interval t 11 -t 26 is repeated again, however, the increase in the contents of the bytes of the memory block 36 does not occur, since the duration of the voltage surge at the input of the analyzer exceeds the maximum possible for measuring the duration of surges and voltage dips.

Например, в момент времени t27 по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29, на седьмом выходе дешифратора 30 появляется отрицательный импульс напряжения, который (инвертируясь через элемент НЕ 34) поступает на второй вход элемента И-НЕ 35. Однако на первый вход этого элемента поступает потенциал низкого уровня с выхода элемента И- НЕ 39, поскольку код на его входах равен 0111. В результате выход элемента И-НЕ 35 блокируется и увеличение содержимого счетчика 33 не происходит. Кроме того, низкий потенциал напряжения поступает с выхода элемента И-НЕ 39 на четвертый вход элемента И 9, что приводит к блокированию этого элемента. В результате увеличение содержимого блока памяти 41 также не происходит.For example, at time t 27 along the leading edge of the next voltage pulse of the rectangular pulse generator 29, a negative voltage pulse appears at the seventh output of the decoder 30, which (inverting through the HE 34 element) goes to the second input of the AND-NOT 35 element. However, to the first input This element receives a low level potential from the output of the AND-NOT 39 element, since the code at its inputs is 0111. As a result, the output of the AND-NOT 35 element is blocked and the contents of the counter 33 do not increase. In addition, the low voltage potential comes from the output of the AND-NOT 39 element to the fourth input of the AND 9 element, which leads to blocking of this element. As a result, an increase in the contents of the memory unit 41 also does not occur.

Элемент ИЛИ 8 служит для того, чтобы блокировать запись ложной информации в блок памяти 41 в случае нахождения исследуемого напряжения вблизи границы номинального напряжения (код на информационном выходе аналого-цифрового преобразователя 1 в этом случае равен 0000), так как в этом случае возможно многократное фиксирование выбросов и провалов напряжения нулевого уровня, на практике не оказывающих заметного влияния на действительную функцию частоты длительности выбросов и провалов напряжения. The OR element 8 serves to block the recording of false information in the memory unit 41 in the case of finding the test voltage near the boundary of the nominal voltage (the code on the information output of the analog-to-digital converter 1 in this case is 0000), since in this case multiple fixing is possible voltage surges and dips of zero level, in practice, not having a noticeable effect on the actual function of the frequency of the duration of surges and voltage dips.

Таким образом, при воздействии на вход анализатора выброса напряжения прямоугольной формы с амплитудой выброса, соответствующей семи пороговым уровням амплитуды напряжения аналого-цифрового преобразователя 1 и длиной выброса напряжения, равной восьми уровням анализа длительности, происходит увеличение на единицу содержимого областей памяти блока памяти 41 с адресом 00000001 по адрес 11110111. Этому заполнению памяти блока памяти 41 соответствует фиг. 6, где по оси t отложено значение длительности выброса напряжения в уровнях анализа длительности анализатора, по оси δU-значение амплитуды выброса напряжения в уровнях анализа амплитуды напряжения, а по оси N значение, соответствующее коду, накопленному в соответствующем канале блока памяти 41. Однако в реальных условиях в семи присутствуют выбросы и провалы напряжения произвольной формы, частный пример которых и графики изменений напряжения на элементах приведены на фиг. 5, а соответствующее заполнение блока памяти 41 на фиг. 7. Thus, when a rectangular voltage voltage surge analyzer is exposed to the input with a surge amplitude corresponding to seven threshold levels of the voltage amplitude of the analog-to-digital converter 1 and a voltage surge length equal to eight levels of duration analysis, an increase in the number of contents of the memory areas of the memory unit 41 with the address 00000001 to the address 11110111. This filling of the memory block 41 corresponds to FIG. 6, where the value of the voltage surge duration in the levels of analysis of the analyzer duration is plotted along the t axis, the voltage surge amplitude of the voltage amplitude analysis levels in the δU axis, and the value corresponding to the code accumulated in the corresponding channel of the memory unit 41 along the N axis. However, in real conditions in seven there are surges and voltage dips of arbitrary shape, a particular example of which and graphs of voltage changes on the elements are shown in FIG. 5, and the corresponding filling of the memory block 41 in FIG. 7.

Преимуществом предлагаемого решения технической задачи по сравнению с известными является расширение класса решаемых задач за счет анализа длительности выбросов и провалов напряжения относительно различных уровней анализа. The advantage of the proposed solution to the technical problem in comparison with the known ones is the extension of the class of problems to be solved by analyzing the duration of the emissions and voltage dips relative to different levels of analysis.

Claims (1)

МНОГОУРОВНЕВЫЙ СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР ДЛИТЕЛЬНОСТИ ВЫБРОСОВ И ПРОВАЛОВ НАПРЯЖЕНИЯ, содержащий первый блок памяти, три счетчика, генератор прямоугольных импульсов, ключ, три триггера, семь элементов И- НЕ, первый элемент И, пять формирователей импульсов, дешифратор и компаратор, выход которого соединен с первым входом первого элемента И - НЕ, выход которого подключен к нулевому входу первого триггера, выход первого счетчика соединен с адресным входом первого блока памяти, выход которого подключен к информационному входу второго счетчика, выход которого соединен с информационным входом первого блока памяти, вход управления записью которого и вход управления записью второго счетчика подключены соответственно к первому и второму выходам дешифратора, третий выход которого соединен с единичным входом второго триггера, выход второго элемента И - НЕ соединен с первым входом первого элемента И, отличающийся тем, что в него введены двоичный счетчик, двухпозиционный переключатель, три триггера, два элемента И, три токозадающих резистора, два элемента ИЛИ, второй блок памяти, три элемента НЕ, аналого-цифровой преобразователь, вход которого является информационным входом анализатора, а выход готовности соединен с входом первого формирователя импульсов, прямой выход которого через второй формирователь импульсов подключен к инверсному входу третьего триггера, к счетному входу третьего счетчика и к входу третьего формирователя импульсов, выход переноса третьего счетчика соединен с входом четвертого формирователя импульсов, выходы третьего и четвертого формирователей импульсов подключены к первым входам соответственно второго и третьего элементов И - НЕ, выход третьего элемента И - НЕ соединен с вторым входом первого элемента И, выход которого подключен к прямым входам первого, четвертого, пятого и шестого триггеров, прямой выход последнего соединен с первым входом второго элемента И, выход которого соединен со счетным входом первого счетчика, выход переноса которого через пятый формирователь импульсов соединен с инверсными входами шестого и четвертого триггеров, прямой выход последнего подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с четвертым выходом дешифратора, а выход подключен к прямому входу пятого триггера, прямой выход которого соединен с вторым входом четвертого элемента И - НЕ, выход которого подключен к обнуляющему входу четвертого счетчика, счетный вход которого соединен с выходом генератора прямоугольных импульсов, а выход подключен к входу дешифратора, пятый выход которого через первый элемент НЕ соединен с вторым входом второго элемента И, выход первого счетчика подключен к первой группе разрядов адресного входа второго блока памяти и к первому входу компаратора, второй вход которого соединен с информационным выходом аналого-цифрового преобразователя и с разрядным входом второго элемента ИЛИ, выход которого и прямой выход первого триггера соединены соответственно с первыми и вторыми входами третьего элемента И и пятого элемента И - НЕ, третьи входы которых подключены к прямому выходу третьего триггера, прямой вход которого через первый токозадающий резистор соединен с шиной питания и через ключ с шиной нулевого потенциала, шина питания через второй и третий токозадающие резисторы подключена к вторым входам второго и третьего элементов И - НЕ, соединенным через двухпозиционный переключатель с шиной нулевого потенциала, шестой выход дешифратора соединен с инверсным входом второго триггера, инверсный выход которого подключен к второму входу первого элемента И - НЕ, выход первого блока памяти соединен с входами шестого элемента И - НЕ, выход которого подключен к первому входу седьмого элемента И - НЕ и четвертому входу третьего элемента И, выход которого соединен с входом записи второго блока памяти, седьмой выход дешифратора через второй элемент НЕ соединен с вторым входом седьмого элемента И - НЕ, выход которого подключен к счетному входу второго счетчика, вход обнуления которого соединен с выходом пятого элемента И - НЕ, а выход подключен к второй группе разрядов адресного входа второго блока памяти, старший разряд адресного входа которого соединен со старшим разрядом информационного выхода аналого-цифрового преобразователя, седьмой выход дешифратора подключен через третий элемент НЕ к второму входу седьмого элемента И - НЕ. MULTI-LEVEL STATISTICAL ANALYSIS OF DURATION AND VOLTAGE DROPS, containing the first memory block, three counters, a rectangular pulse generator, a key, three triggers, seven NAND elements, the first AND element, five pulse shapers, a decoder and a comparator, the output of which is connected to the first input the first element AND is NOT, the output of which is connected to the zero input of the first trigger, the output of the first counter is connected to the address input of the first memory block, the output of which is connected to the information input of the second counter ka, whose output is connected to the information input of the first memory block, the recording control input of which and the recording control input of the second counter are connected respectively to the first and second outputs of the decoder, the third output of which is connected to a single input of the second trigger, the output of the second element AND is NOT connected to the first the input of the first AND element, characterized in that a binary counter, a two-position switch, three triggers, two AND elements, three current-setting resistors, two OR elements, a second memory block, are introduced into it and the element NOT, an analog-to-digital converter, the input of which is the information input of the analyzer, and the ready output is connected to the input of the first pulse shaper, the direct output of which through the second pulse shaper is connected to the inverse input of the third trigger, to the counting input of the third counter and to the input of the third shaper pulses, the transfer output of the third counter is connected to the input of the fourth pulse shaper, the outputs of the third and fourth pulse shapers are connected to the first inputs respectively Naturally, the second and third elements AND are NOT, the output of the third element AND is NOT connected to the second input of the first element And, the output of which is connected to the direct inputs of the first, fourth, fifth and sixth triggers, the direct output of the latter is connected to the first input of the second element And, the output which is connected to the counting input of the first counter, the transfer output of which through the fifth pulse shaper is connected to the inverse inputs of the sixth and fourth triggers, the direct output of the latter is connected to the first input of the first OR element, the second to the path of which is connected to the fourth output of the decoder, and the output is connected to the direct input of the fifth trigger, the direct output of which is connected to the second input of the fourth element AND is NOT, the output of which is connected to the zeroing input of the fourth counter, the counting input of which is connected to the output of the square-wave generator, and the output is connected to the input of the decoder, the fifth output of which through the first element is NOT connected to the second input of the second element AND, the output of the first counter is connected to the first group of bits of the address input of the second block the memory and to the first input of the comparator, the second input of which is connected to the information output of the analog-to-digital converter and to the discharge input of the second OR element, the output of which and the direct output of the first trigger are connected respectively to the first and second inputs of the third element And and the fifth element AND - NOT, the third inputs of which are connected to the direct output of the third trigger, the direct input of which is connected through the first current-sensing resistor to the power bus and through the key to the zero potential bus, the power bus through the second and third t cascading resistors are connected to the second inputs of the second and third elements AND are NOT connected through a two-position switch with a bus of zero potential, the sixth output of the decoder is connected to the inverse input of the second trigger, the inverse output of which is connected to the second input of the first element AND is NOT, the output of the first memory block connected to the inputs of the sixth element AND - NOT, the output of which is connected to the first input of the seventh element AND - NOT and the fourth input of the third element AND, the output of which is connected to the recording input of the second memory block hi, the seventh output of the decoder through the second element is NOT connected to the second input of the seventh element AND is NOT, the output of which is connected to the counting input of the second counter, the zeroing input of which is connected to the output of the fifth element AND is NOT, and the output is connected to the second group of bits of the address input of the second of the memory block, the highest bit of the address input of which is connected to the highest bit of the information output of the analog-to-digital converter, the seventh output of the decoder is connected via the third element NOT to the second input of the seventh element AND NOT.
SU5018335 1991-12-24 1991-12-24 Multiple-level static analyzer of duration of voltage dips and spikes RU2054195C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU5018335 RU2054195C1 (en) 1991-12-24 1991-12-24 Multiple-level static analyzer of duration of voltage dips and spikes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU5018335 RU2054195C1 (en) 1991-12-24 1991-12-24 Multiple-level static analyzer of duration of voltage dips and spikes

Publications (1)

Publication Number Publication Date
RU2054195C1 true RU2054195C1 (en) 1996-02-10

Family

ID=21592447

Family Applications (1)

Application Number Title Priority Date Filing Date
SU5018335 RU2054195C1 (en) 1991-12-24 1991-12-24 Multiple-level static analyzer of duration of voltage dips and spikes

Country Status (1)

Country Link
RU (1) RU2054195C1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР N 1001111, кл. G 06F 15/36, 1981. Авторское свидетельство СССР N 1633427, кл. G 06F 15/36, 1991. *

Similar Documents

Publication Publication Date Title
RU2054195C1 (en) Multiple-level static analyzer of duration of voltage dips and spikes
US4090133A (en) Digital time interval sensor using a free running counter and a cycle counter with only the latter being reset at each event
US4493093A (en) Zero overhead sync in data recording
SU397907A1 (en) DEVICE FOR CONSTRUCTION IN SQUARE NUMBERS PRESENTED IN UNITARY CODE
SU1193658A1 (en) Device for comparing binary numbers
RU2075752C1 (en) Device for monitoring and statistic analysis of voltage oscillations range
SU681428A1 (en) Device for selecting minimum number
SU1023320A1 (en) Digital discriminator
SU955031A1 (en) Maximum number determination device
SU1092423A1 (en) Statistical analyzer of conditional distribution function of voltage oscillation swing
SU1156070A1 (en) Device for multiplying frequency by code
SU708253A1 (en) Time interval measuring arrangement
SU1179317A1 (en) Device for sorting numbers
SU1622857A1 (en) Device for checking electronic circuits
SU983566A1 (en) Frequency digital measuring device
SU1084749A1 (en) Device for tolerance checking of pulse sequences
SU1019600A1 (en) Device for forming pulse sequences
SU744608A1 (en) Device for automatic monitoring of random number generator
SU705353A1 (en) Random signal amplitude overshoot analyser
SU1320816A1 (en) Device for converting parameters under check
SU913394A1 (en) Statistic analyzer
SU677095A1 (en) Number code- to-pulse recurrence frequency converter
RU2119252C1 (en) Status control device for digital communication channel
SU1179370A1 (en) Device for estimating amplitude of narrow-band random process
SU1275762A1 (en) Pulse repetition frequency divider