SU1023320A1

SU1023320A1 - Digital discriminator

Info

Publication number: SU1023320A1
Application number: SU813265405A
Authority: SU
Inventors: Михаил Николаевич Штейнберг; Вадим Юрьевич Иванов; Геннадий Яковлевич Глушко
Original assignee: Научный Центр Биологических Исследований Ан Азсср
Priority date: 1981-07-21
Filing date: 1981-07-21
Publication date: 1983-06-15

Abstract

1. ЦИФ рОВОЙ ДИСКРИМИНАТОР, содержащий первый:счетчик, переключател уровней, первую и вторую схе ,мы сравнени , группу элементов И, блок упр влени и первый регистр, причем входа первой гфуппы первой схемы сравнени соединены с выходами переключател уровней, информационные входы первого регистра соединены с входами первой группы второй схемы сравнени и-е- входами второй группы первой сЬсеМй сравнени , выходы первого регистра подключены к входам второй группы второй схемы, сравнени , выхода первого счетчика соединены с информационными входами элементов И группы, первый и второй выходы блока упргцвлени подключены к управл кщим входам первого регистра и элет ентов И группы соответственно , первый и второй входы блока управлени соединены с выходом второй схемы сравнени и с управл ющим входом дискриминатора соответственно , информационный вход дискриминатора подключен к информационному входу первого «зчетчйка, выходы элементов И группы соединены с выходами дискриминатора, о т л ичающий с тем, с целью расширени функциональных возможностей дискриминатора за счет обес-печени анализа дацных с шагом п, где п - целое число,в него введены второй и третий счётчики, второй регистр и треть схема сравнени ,причем выходы второго счетчика соединены с инфо 1ационнымйвходами второго регистра и с входами первой группы третьей схемы сравнени , выходы второго регистра подключены к входам второй Группы третьей схемы сравнени , выход которой соединен с вторым входом блока управлени , первый выход которого подключен к управл ющему входу второго регистра, выход первой схемы сравнени соединен с информационным входом второго счетчика и с входом установки в нулевое состо ние третьего счетчика, выходы которо го подключены к информационным вхо, первого регистра, информационный в дискриминатора подключен к счетнс лу входу третьего счетчика. 2. даскриминатор по п. 1, о т л ич а ю щ и и с тем, что. в нем блок управлени .содержит элементы И,ИЛИ, триггер, формирователь, элемент задержки , причем первый и второй входа блока управлени соединены с первьаши вторьм входами соорветственНо пе во го элемен.та И, выход которого под кпючен к первсму входу элемента ИЛИ, выход которого через элемент задержки соединен с первым выходом блока управлени , третий вход блока управлени через формирователь соединен стретьим входом первого элемента И, оо счетным входом триггера и с первым входом второго элемента И, выход которого подключен к второму входу элемента ИЛИ, выход которого соединен с вторым выходом блока уп .равлени , инверсный выход триггера подключен к второму входу второго .элемента И.1. DIGITAL DISKRIMINATOR DIGITAL containing the first: a counter, level switches, first and second circuits, we are a comparison, a group of elements AND, a control unit and a first register, with the inputs of the first group of the first comparison circuit connected to the outputs of the level switches, information inputs of the first register are connected to the inputs of the first group of the second comparison circuit and by the e-inputs of the second group of the first CLEM comparison, the outputs of the first register are connected to the inputs of the second group of the second circuit, the comparison, the outputs of the first counter are connected to the information The inputs of the AND group, the first and second outputs of the control unit are connected to the control inputs of the first register and the AND groups, respectively, the first and second inputs of the control unit are connected to the output of the second comparison circuit and the discriminator control input, respectively, the information input of the discriminator is connected to the information input of the first “cell”, the outputs of the elements And the group are connected to the outputs of the discriminator, so as to expand the functionality of the discriminator torus due to obes-liver analysis of dats with step n, where n is an integer, the second and third counters, the second register and the third comparison circuit are entered into it, and the outputs of the second counter are connected to the info of the second inputs of the second register comparison, the outputs of the second register are connected to the inputs of the second Group of the third comparison circuit, the output of which is connected to the second input of the control unit, the first output of which is connected to the control input of the second register, the output of the first comparison circuit is connected data input of the second counter and by setting to zero the input state of the third counter whose outputs are connected to data of the WMO, the first register information in schetns discriminator is connected to the input of the third counter lu. 2. Daskrinminator under item 1, of t l ich and y u and with the fact that. in it the control unit contains elements AND, OR, trigger, driver, delay element, with the first and second inputs of the control unit connected to the first second inputs of the first element AND, the output of which is connected to the first input of the element OR, output which through the delay element is connected to the first output of the control unit, the third input of the control unit through the driver is connected by the third input of the first element I, OO to the counting input of the trigger and to the first input of the second element I, the output of which is connected to the second th input OR gate whose output is connected to the second output yn .ravleni, flip-flop inverse output is connected to the second input of the second .elementa I.

Description

Устройство относитс к автоматике и вычислительной технике и может найти применение в системах регистрации и обработки случайных сигналов, в частности, может быть использовано дл обработки, данных, получаемых от координатографа. Известен многоканальный цифровой дискриминатор, содержащий блок счет чиков исследуемой величины, переклю чатели уровней и блоки .вращени )/ по числу уровней дискриминации,триггер , и,блок совпадени ll. Иавестным дискриминатором можно дискриминировать анализируемую вели чину по р ду уровней дискриминации, но сам дискриминатор построен путем составлени из одноканальных дискриминаторов. Такое решение требует большого объема оборудовани , Наиболее близким к предложенному изобретению вл етс цифровой дискр минатор, содержащий счетчик, переключатель уровней, первый и втйрой блоки сравнени , блок выдачи, блок пам ти и блок управлени , Информационный вход дискриминатора соединен со счетным входом счетчика, выходы разр дов которого соединены с информ ционными входами блока пам ти и блока выдачи, с входами первой группы второго блока сравнени и с входами второй группы первого блока сравнени . Входы первой группы первого бло ка сравнени соединены с выходами переключател уровней. Выходы блока пам ти соединены с входами -второй Группы второго блока сравнени , Первый , второй и третий входы блока управлени соединены соответственно с выходами первого и второго блоков сравнени и с управл ющим входом , дискриминатора, а первый и второй вы ходы блока управлени соединены софт ветственно с управл ющими входами . блока пам ти и блока выдачи. Выходы блока выдачи и первого блока сравнени вл ютс выходами дискриминатора Блок управлени цифрового дискриминатора содержит элемент И и элемент задержки, выход которого соединен с первым выходом блока, первый, второй и третий входы которого соединены со входами элемента И, выход которого соединен со вторым выходом блока 2 , Недостаток известного цифрового дискриминатора заключаетс в его низких функциональных возможност х, т.е, им можно Дискриминировать анализируемую величину только по уровн м дискриминации с шагом 2, где п - целое число. Цель изобретени - расширение функциональных возможностей цифрового дискриминатора за счет обеспвп чени анализа данных с шагом п,где п - целое число, Поставленна цель достигаетс тем, что в цифровой дискриминатор, содержащий первый счетчик, переключателей уровней, первую и вторую схемы сравнени , группу элементов И, блок управлени и первый регистр, причем входы первой группы первой схемы сравнени соединены с выходами переключател уровней,информационные входы первого регистра соединены с входами первой группы второй схемы сравнени и с входами второй 1руппы первой схемы сравнени , выходы первого регистра подключены к входам второй группы второй схемы сравнени , выходы первого счетчика соединены с информационными входами элементов И группы , пёрвьтй и второй выходы блока управлени подключены к управл ющим входам первого регистра и элементов И группы соответственно, первый и второй входы блока управлени соединены с выходом второй схемы сравнени и с управл ющим входом дискриминатора соответственно, информационный вход дискриминатора подключен к информационному входу первого счетчика , выходы элементов И группы соединены с выходами дискриминатора, введены второй и третий счетчики,вто рой регистр и треть схема сравнени , причем выходы второго счетчика соединены с информационными входами второго регистра и с входами первой группы третьей схемы сравнени , выходы второго регистра подключены к входам второй группы третьей схемы сравнени , выход которой соединен со вторым входом блока управлени , первый выход которого подк.гпочен к управл ющему входу второго регистра,, выход первой схемы ссавнени соединен с информационным входом второго счетчика и с входом установки в нулевое состо ние третьего счетчика, выходы которого подключены к информационным входам первого регистра,информационный вход дискриминатора подключен к счетному входу третьего счетчика, кроме того, блок управлени содержит элементы И, ИЛИ, триггер, формироватчэль , элемент задержки, причем первый и второй входы блока управлени соединены .с первым и вторым входами соответственно первого элемента И, выход которого подключен к первому xoду элемента ИЛИ, выход котюрого через элемент .задержки соединен с первым выходом блока управлени , третий вход блока управлени через формирователь соединен с третьим входом первого элемента И, с счетным входом триггера и с первым входом второго элемента И, выход которого подключен к второму входу элемента ИЛИ, выход которого соединен с в сорым выходом блока управлени , инверсный выход триггера подключен к вто:рому входу второго элемвнтэ И.The device relates to automation and computing technology and can be used in systems for recording and processing random signals, in particular, can be used for processing data received from the coordinate system. A multichannel digital discriminator is known, containing a block of counters of the quantity being studied, level switches and revolutions) / according to the number of discrimination levels, a trigger, and a match block II. By using a discriminator, one can discriminate the analyzed value for a number of discrimination levels, but the discriminator itself is constructed by composing single-channel discriminators. This solution requires a large amount of equipment. The closest to the proposed invention is a digital disc containing a counter, a level switch, first and three comparison blocks, a discharge block, a memory block and a control block. The discriminator information input is connected to the counter count input, outputs whose bits are connected to the information inputs of the memory unit and the output unit, with the inputs of the first group of the second comparison unit and with the inputs of the second group of the first comparison unit. The inputs of the first group of the first comparison unit are connected to the outputs of the level switch. The outputs of the memory unit are connected to the inputs of the second Group of the second comparison unit. The first, second and third inputs of the control unit are connected respectively to the outputs of the first and second comparison units and the control input of the discriminator, and the first and second outputs of the control unit are soft connected. with control inputs. memory block and dispenser. The outputs of the output unit and the first comparison unit are discriminator outputs. The digital discriminator control unit contains an And element and a delay element, the output of which is connected to the first output of the block, the first, second and third inputs of which are connected to the inputs of the And element, the output of which is connected to the second output of the block 2, The disadvantage of the known digital discriminator lies in its low functionality, i.e., it can Discriminate the analyzed value only by discrimination levels with step 2, where n is th number. The purpose of the invention is to expand the functionality of the digital discriminator by providing data analysis with step n, where n is an integer. The goal is achieved by the fact that the digital discriminator containing the first counter, level switches, the first and second comparison circuits, the group of elements AND , the control unit and the first register, with the inputs of the first group of the first comparison circuit connected to the outputs of the level switch, the information inputs of the first register connected to the inputs of the first group of the second circuit comparing and with the inputs of the second group of the first comparison circuit, the outputs of the first register are connected to the inputs of the second group of the second comparison circuit, the outputs of the first counter are connected to the information inputs of the And group elements, the first and second outputs of the control unit are connected to the control inputs of the first register and And group elements respectively, the first and second inputs of the control unit are connected to the output of the second comparison circuit and to the control input of the discriminator, respectively, the information input of the discriminator is connected to the information the input of the first counter, the outputs of the elements AND of the group are connected to the outputs of the discriminator, the second and third counters are introduced, the second register and the third comparison circuit, the outputs of the second counter are connected to the information inputs of the second register and the inputs of the first group of the third comparison circuit, the outputs of the second register connected to the inputs of the second group of the third comparison circuit, the output of which is connected to the second input of the control unit, the first output of which is connected to the control input of the second register, the output of the first circuit The reference is connected to the information input of the second counter and to the installation input of the third counter to the zero state, the outputs of which are connected to the information inputs of the first register, the discriminator information input connected to the counting input of the third counter, in addition, the control unit contains the elements AND, OR, trigger, formatchel, a delay element, the first and second inputs of the control unit are connected to the first and second inputs of the first AND element, respectively, the output of which is connected to the first x of the IL element , the output of the driver through the delay element is connected to the first output of the control unit, the third input of the control unit through the driver is connected to the third input of the first element AND, to the counting input of the trigger and to the first input of the second element AND whose output is connected to the second input of the OR element, output which is connected to the second output of the control unit, the inverse output of the trigger is connected to the second: input of the second element I.

На фиг. 1 приведена структурна цифрового дискриминатора;на фиг, 2 - функциональна схема блока управлени .FIG. 1 shows a structured digital discriminator; FIG. 2 is a functional block diagram of a control unit.

Цифровой дискриминатор содержит информационный вход 1 дискриминатора , счетчики 2 - 4,переключатель 5 уровней, регистры 6 и 7, схемы сравнени 8 - 10, блок 11 управлени группу элементов И 12, управл ющий вход 13 ивыходы 14 цифрового дискриминатора . Блок 11 управлени состоит из элементов И 15 и 16 элемента ИЛИ 17, триггера 18, формировател 19, элемента 20 эадержки, выходы блока 21 и 22 управлени , вход блока 23 - 25 управлени (фиг. 2).The digital discriminator contains information input 1 of the discriminator, counters 2-4, a switch 5 levels, registers 6 and 7, comparison circuits 8-10, a control block 11 of a group of elements 12, a control input 13 and outputs 14 of a digital discriminator. The control unit 11 consists of the elements AND 15 and 16 of the element OR 17, the trigger 18, the imaging unit 19, the control element 20, the outputs of the control unit 21 and 22, the input of the control unit 23-25 (Fig. 2).

Цифровой дискриминатор работает следующим образе.The digital discriminator works as follows.

В исходном состо нии счетчики 2 - 4 и регистры 6 и 7 обнулены. Перед начешс л цикла обработки анализируемой величипы на управл ющий вход 13 подаетс сигнгш высокого уровн , а затем на информационный вход 1 поступает унитарный код анализируемой величины. Этот код накапливаетс на счетчике 2 и делитс счетчико 3, Коэффициент делени устанавливаетс переключателем 5 уровней. №«пульсы кратности формируютс на выходе схемы 8 сравнени , , крс ле входа установки нул счетчика 3, поступают также на счетный вход счетчика 4.In the initial state, counters 2-4 and registers 6 and 7 are cleared. Before the total processing cycle of the analyzed value, a high level signal is sent to the control input 13, and then the unitary code of the value being analyzed is fed to the information input 1. This code is accumulated on counter 2 and divided by counter 3. The division factor is set by a switch of 5 levels. The number "multiplicity pulses are formed at the output of the comparison circuit 8,, krs le input of the zero setting of the counter 3, also go to the counting input of the counter 4.

Таким образом, в конце цикла обработки анализируемой величины в счетчике 3 содержитс код остатка от делени этой величины,а в счетчике 4 код результата делени .Thus, at the end of the processing cycle of the quantity being analyzed, counter 3 contains the residual code for dividing this quantity, and counter 4 contains the result code of the division.

В конце цикла обработки анализируемой величины на управл ющий вход 13 подаетс сигнал низкого уровн , в соответствии с которым на выходах 21 и 22 блока 11 управлени формируютс сигналы, соответственно записи информации из счетчиков 3 и 4 в регистры 6 и 7 и сигнал вывода информацйи через группу элементов И 12.At the end of the processing cycle of the analyzed value, a low level signal is supplied to the control input 13, according to which the outputs 21 and 22 of the control unit 11 generate signals corresponding to the information recording from counters 3 and 4 to registers 6 and 7 and the information output signal through the group elements and 12.

Последующие циклы обработки аналогичны первому, но в конце каждого цикла на выходах 21 и 22 блока 11 управлени формируютс сНгналы только в том случае, еепи на входе 24 блока 11 управлени сигнал равенств с выхода схемы 9 сравнени , т.е. начало отсчета последующих анализируемых величин, совпадает с первой , н на входе 23 блока -11 управлени сигнал неравенства с выхода схемы сравнени 10, т.е. значение .последующей анализируемой величины не равно предыдущей. При наполнении этих условий на, выходе цифрового дискриминатора 14 формируетс код ансшизируемой величины, совпавщей с одним из уровней дискриминации , а также производитс смена информации в регистрах 6 и 7.Subsequent processing cycles are similar to the first one, but at the end of each cycle, the outputs 21 and 22 of the control unit 11 are formed only in that case, at the input 24 of the control unit 11, the equalities signal from the output of the comparison circuit 9, i.e. the origin of the subsequent analyzed values coincides with the first, and the inequality signal from the output of the comparison circuit 10, i. the value of the next value being analyzed is not equal to the previous one. When these conditions are filled in, the output of the digital discriminator 14 generates a code of the value to be excepted, which coincides with one of the levels of discrimination, and also the information in registers 6 and 7 is changed.

Предлагаемый цифровой дискриминатор имеет большие функциональные .возможности за счет дискриминации Сданных по уровн м с шагом п, где ; п - любое целое число, кроме нул , и фиксаци первоначально поступившего данного с отсчетом уровней дискриминации от его значени .The proposed digital discriminator has large functional possibilities due to the discrimination of the data based on levels with step n, where; n is any integer other than zero, and fixing the originally received data with reference to the levels of discrimination of its value.

Применение предлагаемого устройства в системах регистрации .и ввода информации в ЭВМ позвол ет с большей достоверностью передавать информацию в ЭВМ и более эффективно использовать пам ть ЭВМ.The use of the proposed device in registration systems and data entry into a computer allows to more reliably transfer information to a computer and more efficiently use a computer memory.

ISIS

1818

tsts

1515

2323

i$i $

1717

2020

Claims

1. A DIGITAL DISCRIMINATOR, comprising the first: counter, level switch, first and second comparison circuits, a group of AND elements, a control unit and a first register, the inputs of the first group of the first comparison circuit being connected to the outputs ^{of the} level ¹ switch, information * inputs of the first register connected to the inputs of the first group of the second comparison circuit and with the inputs of the second group of the first comparison circuit ¹ , the output of the first register are connected to the inputs of the second group of the second circuit, comparison, the output of the first counter are connected to the information and inputs of elements AND groups, the first and second outputs of the control unit are connected to the control inputs of the first register and elements and groups, respectively, the first and second inputs of the control unit are connected to the output of the second comparison circuit and to the control input of the discriminator, respectively, the information input of the discriminator is connected to the information input the first counter, the outputs of the elements AND groups are connected to the outputs of the discriminator, which entails the fact that, in order to expand the functionality of the discriminator due to providing data analysis with step n, where η is an integer, the second and third counters, the second register and the third comparison circuit are introduced into it, and the outputs of the second counter are connected to the information inputs of the second register and to the inputs of the first group of the third comparison circuit, the output of the second register connected to the inputs of the second group of the third comparison circuit, the output of which is connected to the second input of the control unit, the first output of which is connected to the control input of the second register, the output of the first comparison circuit is connected to the information input of the second counter and the input for setting to zero state the third counter outputs kotoro- ~ th connected to data inputs of the first register £, an information input of the discriminator is connected to the counting input of the third counter g.

2. The discriminator in π. 1, with the fact that. it contains a control unit. It contains AND, OR elements, a trigger, a driver, a delay element, the first and second inputs of the control unit being connected to the first and second inputs of the first AND element, the output of which is connected to the first input of the OR element, the output of which through the delay element is connected to the first output of the control unit, the third input of the control unit through the driver is connected to ¹ third input of the first element And, with a counting input of the trigger and with the first input of the second element And, the output of which is connected to the second In the direction of the OR element, the output is connected to the second output of the control. The inverse output is connected to the second input of the element I.