CD О Изобретение относитс к импульсной технике и может быть использовано дл генерировани различных комбинаций кодовых импульсов в устройствах св зи с импульсно-кодовой модул цией и измерительных приборах. Известно устройство дл формировани импульсных последовательностей, содержащее задающий генератор, счетчики импульсов , регистр, блок программный и блоки сравнени 1. Наиболее близким к изобретению по технической сущности вл етс устройство, генерирующее последовательности импульсов , содержащее шину запуска, источник импульсов синхронизации, селектор кодов, первый счетчик со схемой переполнени , компаратор, запоминающее устройство и блок управлени , состо щий из триггера и второго счетчика, входы установа которого соединены с выходами селектора кодов, счетный вход соединен с выходом компаратора, поразр дные выходы второго счетчика соединены с адресными входами, и запоминающего устройства, выходы которого подключены к одной группе входов компаратора, друга группа входов которого подключена к выходам первого счетчика, счетный вход которого соединен с источником импульсов синхронизации, установочный вход первого счетчика подключен к выходу триггера, один из входов которого соединен с щиной запуска , а другой вход триггера и установочный вход второго счетчика соединен с выходом схемы переполнени первого счетчика 2. Недостатками известных устройств вл етс невозможность одновременного формировани нескольких различных последовательностей импульсов, а также сложность устройства. Цель изобретени - расширение функциональных возможностей, а именно одновременное формирование одним устройством различных последовательностей импульсов , и повышение надежности. Поставленна цель достигаетс тем, что в устройство дл формировани импульсных последовательностей, содержащее счетчик импульсов, компаратор, блок пам ти и блок управлени , первый выход блока управлени подключен к установочному входу счетчика импульсов, поразр дные выходы которого соответственно соединены с первой группой поразр дных входов компаратора, к второй группе поразр дных входов которого соответственно подключены поразр дные выходы блока пам ти, адресные входы которого соответственно подключены к выходам блока управлени , кроме первого, выход компаратора соединен с счетным входом блока управлени , введены элементы И, первые входы которых соединены с выходом компаратора, вторые входы - с дополнительными поразр дными выходами блока пам ти, а дополнительные входы блока управлени подключены к поразр дным выходам блока пам ти. На чертеже приведена функциональна схема устройства. Устройство дл формировани последовательностей импульсов содержит щину 1 дл импульсов синхронизации, щину 2 дл импульсов управлени , щину 3 дл импульса запуска, счетчик 4 импульсов, компаратор 5, блок 6 пам ти, элементы И 7, блок 8 управлени , выходные щины 9 устройства. В блок 8 управлени вход т счетчик 10 импульсов , дещифратор 11 и триггер 12. Устройство работает следующим образом. В исходном состо нии счетчик 10 и триггер 12 наход тс в нулевых положени х. Сигнал уровн логической единицы с инверсного выхода триггера 12, действу на входы установки в нуль счетчика 4, устанавливает и поддерживает счетчик 4 в нулевом состо нии, запреща его переключени поступающими по щине 1 импульсами синхронизации. Двоичное число 00...О с выходов счетчика 10 блока 8 управлени поступает на адресные входы блока 6, вызыва на его второй группе выходов предварительно записанное число 00...0. Сигналы уровн логического нул с второй группы выходов блока б, поступа на входы элементов И 7, закрывают их, т. е. на выходах элементов И 7 и щинах 9 устройства - напр жение уровн логического нул , т. е. сигналы отсутствуют. При поступлении по щине 2 управл ющих импульсов в виде параллельного двоичного кода счетчик 10 устанавливаетс в состо ние , определ ющее адрес первой из группы чеек блока 6, испольуемых дл формировани данной последовательности. При поступлении по щине 3 импульса запуска в блоке 8 управлени на вход установки в единицу триггера 12 последний переключаетс в единичное состо ние, с установочного входа счетчика 4 снимаетс запрещающий его переключени сигнал. Счетчик 4 начинает насчитывать поступающие по щине 1 импульсы синхронизации. При. по влении на поразр дных выходах счетчика 4 двоичного числа, совпадающего с числом, записанным в первых п разр дах в вызванной чейке блока 6, т. е. с числом, которое с первой группы выходов блока 6 поступает на вторую группу входов компаратора 5, на выходе последнего формируетс импульс, который поступает на первые входы элементов И 7. Двоичное число (расстановки нулей и единиц) в разр дах от п + 1 до n-fk слова от блока 6 на его второй группе поразр дных выходов определ ет прохождение импульса с выхода компаратора 5 через элементы И 7 на шины 9 устройства, причем первый импульс генерируемых последовательностей формируетс на тех из шин 9, на вторые входы соответствующих элементов И 7 которых поступает логическа единица от подключенных к ним выходов блока 6. Таким образом, слово (двоичное число), поступающее из вызываемой чейки блока 6, определ ет задержку формировани первого импульса относительно импульса запуска по шине 3 и в тех из k генерируемых по следовательностей импульсов, в которых эта задержка минимальна, и расстановку (выдачу ) этого импульса по шинам 9. Кроме того, импульс с выхода компаратора 5 поступает на блок 8 управлени , на счетный вход счетчика 10, переключа его по заднему фронту импульса в следуюш,ее состо ние, которое с поразр дных выходов счетчика 10 в виде следуюш.его адреса поступает на адресные входы блока 6, вызыва на его выходах новое следующее слово (двоичное число), первые п разр дов которого определ ют временное положение ближайшего следующего (второго) импульса в тех из k генерируемых последователь; ност х, где он присутствует, а последние 1 разр дов которого определ ют выходы устройства , по которым импульс выдаетс . Временное положение формируемого импульса соответствует количеству состо ний счетчика 4 между существующим сформированным импульсом и формируемым импульсом . Выдача второго кодированного импульса по шинам 9 определ етс расстановкой в последних k разр дах слова (двоичного числа), выдаваемого из блока 6 логических нулей и логических единиц. В этом случае, если временное положание между соседними импульсами в генерируемых одновременно k последовательност х импульсов превышает количество состо ний счетчика 4, которое равно 2, то из чейки блока 6 поступает слово, последние k разр дов которого (выдаютс по второй группе выходов блока 6) содержат нули ). При этом после досчитывани счетчиком 4 до состо ни , равного числу, записанному в первых п разр дах, слова, вызванного из блока 6, на выходе компаратора 5 формируетс импульс, который (так как на вторых входах всех элементов И 7 нули) на щины 9 не поступает, а переключает счетчик 10 в следующее состо ние дл вызова из блока 6 следующего слова, которое может снова определ ть либо временное положение и расстановку по выходам формируемых импульсов в генерируемых последовательност х , либо часть формируемого временного интервала между импульсами, т. е. пропуск в выдаче импульсов при интервале между ними большем, чем количество состо ний счетчика 4. В последнем случае в разр ды (п+1) - (n + k) слова записываютс нули. Таким образом последовательно формируютс все импульсы генерируемых последовательностей . После формировани последнего импульса в генерируемых последовательност х из блока 6 вызываетс (адрес формируетс аналогично, т. е. следующее состо ние счетчика 10) заранее выбранное и записанное двоичное число, которое, поступа с поразр дных выходов блока б на входы дешифратора 11, декодируетс последним. В качестве такого числа может быть выбрано, например, число 11...100...0, где в первых п разр дах- единицы, а в последних k разр дах - нули. Сигнал с выхода дешифратора 11 после декодировани числа 111... 100...0 поступает на входы установки в нуль триггера 12 и счетчика 10, устанавлива их в исходные нулевые состо ни , Процесс генерировани последовательностей импульсов закончилс , и устройство возвращаетс в исходное состо ние. При поступлении по шинам 2 и 3 управл ющих импульсов и импульса запуска процессы формировани импульсов повтор ютс , при этом, если управл юща комби наци импульсов по шине 2 поступила нова , то счетчик 10 устанавливаетс в новое исходное состо ние дл формировани нового начального адреса, что дает возможность формировать, использу другие чейки в блоке 6, k последовательностей импульсов , отличных от генерированных при предыдущем цикле работы. Таким образом, данное устройство дл формировани последовательностей импульсов по сравнению с известным позвол ет расширить его функциональные возможности за счет одновременного формировани k различных импульсных последовательностей по k каналам (выходам) одним устройством с одновременным повышением надежности.CD O The invention relates to a pulse technique and can be used to generate various combinations of code pulses in communication devices with pulse code modulation and measuring devices. A device for generating pulse sequences is known, comprising a master oscillator, pulse counters, a register, a software block, and comparison blocks 1. The closest to the invention in technical essence is a device that generates pulse sequences that contains a trigger bus, a source of synchronization pulses, a code selector, the first an overflow meter, a comparator, a memory device and a control unit consisting of a trigger and a second counter, the inputs of which are connected to you With the code selector, the counting input is connected to the comparator output, the bitwise outputs of the second counter are connected to the address inputs, and a storage device, the outputs of which are connected to one comparator input group, the other group of inputs of which are connected to the outputs of the first counter, the counting input of which is connected to the source synchronization pulses, the installation input of the first counter is connected to the trigger output, one of the inputs of which is connected to the start-up area, and the other trigger input and the installation input of the second counter a is connected to the output of the overflow circuit of the first counter 2. The disadvantages of the known devices are the impossibility of simultaneously forming several different sequences of pulses, as well as the complexity of the device. The purpose of the invention is to expand the functionality, namely the simultaneous formation of a single device of different sequences of pulses, and increase reliability. The goal is achieved by the fact that in a device for forming pulse sequences containing a pulse counter, a comparator, a memory unit and a control unit, the first output of the control unit is connected to the setup input of the pulse counter, the bit outputs of which are respectively connected to the first group of comparator bit bits , to the second group of the bit inputs of which, respectively, are connected the bitwise outputs of the memory unit, whose address inputs are respectively connected to the outputs of the control unit Besides the first one, the comparator output is connected to the counting input of the control unit, I elements are introduced, the first inputs of which are connected to the comparator output, the second inputs are connected to the additional memory outputs of the memory unit, and the additional inputs of the control unit are connected to the memory memory output outputs. ti. The drawing shows a functional diagram of the device. The device for generating pulse sequences includes a sync pulse block 1, a control pulse bar 2, a trigger pulse bar 3, a pulse counter 4, a comparator 5, a memory block 6, And 7 elements, a control block 8, device output 9. The control unit 8 includes a pulse counter 10, a deflector 11 and a trigger 12. The device operates as follows. In the initial state, the counter 10 and the trigger 12 are in zero positions. The logic unit level signal from the inverse output of the trigger 12, acting on the inputs to the zero setting of the counter 4, sets and maintains the counter 4 in the zero state, prohibiting its switching by the synchronization pulses coming in on pin 1. The binary number 00 ... O from the outputs of the counter 10 of the control block 8 arrives at the address inputs of block 6, calling the previously recorded number 00 ... 0 in its second group of outputs. The logic level zero signals from the second group of outputs of the block b, entering the inputs of the And 7 elements, close them, i.e., at the outputs of the And 7 elements and in the device 9, the voltage level of the logical zero, i.e., there are no signals. Upon receipt of control pulses in the form of a parallel binary code along the slit 2, the counter 10 is set to the state that determines the address of the first of the group of cells of block 6 used to form this sequence. When the trigger pulse in the control unit 8 arrives at the control unit 3 at the installation input into the unit of the trigger 12, the latter switches to the unit state, and the signal preventing it from switching is removed from the installation input of the counter 4. Counter 4 begins to count the synchronization pulses arriving along the bus 1. At. on the bit outputs of counter 4, a binary number coinciding with the number recorded in the first n bits in the called cell of block 6, i.e., the number that from the first group of outputs of block 6 goes to the second group of inputs of the comparator 5 the output of the latter is formed by a pulse that arrives at the first inputs of elements AND 7. The binary number (alignment of zeros and ones) in bits from n + 1 to n-fk of the word from block 6 on its second group of bit outputs determines the passage of a pulse from the output comparator 5 through elements 7 on tires 9 mustache The first pulse of the generated sequences is generated on those of the buses 9, to the second inputs of the corresponding elements AND 7 of which the logical unit from the outputs of block 6 connected to them. Thus, the word (binary number) coming from the called cell of block 6 is defined There is a delay in the formation of the first pulse relative to the trigger pulse on bus 3 and in those of the k generated pulse sequences in which this delay is minimal, and the spread (output) of this pulse on the tires 9. In addition, the pulse From the output of the comparator 5, go to the control unit 8, to the counting input of the counter 10, switching it to the next edge of the pulse in the next, its state, which from the bit outputs of the counter 10 in the form of its next address goes to the address inputs of the block 6, calling on its outputs a new next word (binary number), the first n bits of which determine the temporal position of the nearest next (second) pulse in those of the k generated successor; where it is present, and the last 1 bits of which determine the outputs of the device on which the pulse is output. The temporal position of the generated pulse corresponds to the number of states of the counter 4 between the existing generated pulse and the generated pulse. The output of the second coded pulse over the tires 9 is determined by the arrangement in the last k bits of the word (binary number) outputted from the block of 6 logical zeros and logical units. In this case, if the temporary position between adjacent pulses in the simultaneously generated k sequences of pulses exceeds the number of states of counter 4, which is 2, then the word from cell 6 of block 6 enters the last k bits of which (given out by the second group of outputs of block 6) contain zeros). At the same time, after counting by counter 4 to a state equal to the number recorded in the first n bits, the word called from block 6, a pulse is generated at the output of the comparator 5, which (since the second inputs of all elements And 7 are zeros) of 9 does not arrive, but switches the counter 10 to the next state to call from the next word block 6, which can again determine either the temporal position and the spread of the generated pulses in the generated sequences, or part of the generated time interval between the pulses .. E, ie pass to issue pulses in the interval between them greater than the number of states of the counter 4. In the latter case bits (n + 1) - (n + k) words written zeros. Thus, all pulses of the generated sequences are sequentially generated. After the last pulse has been generated in the generated sequences from block 6, the address is formed similarly, i.e. the next state of the counter 10) the previously selected and recorded binary number, which, coming from the bit outputs of the block b to the inputs of the decoder 11, is decoded last . As such a number can be chosen, for example, the number 11 ... 100 ... 0, where the first n bits are one, and in the last k bits there are zeros. The signal from the output of the decoder 11 after decoding the number 111 ... 100 ... 0 is fed to the inputs of the zero setting of the trigger 12 and the counter 10, setting them to the initial zero states. The process of generating pulse sequences is completed, and the device returns to its original state . Upon receipt of the control pulses and the start-up pulse on buses 2 and 3, the pulse shaping processes are repeated, and if the control combination of the pulse on the bus 2 has arrived new, then the counter 10 is set to a new initial state to form a new starting address, which makes it possible to form, using other cells in block 6, k sequences of pulses that are different from those generated in the previous cycle of operation. Thus, this device for generating pulse sequences as compared to the known one allows to expand its functionality by simultaneously generating k different pulse sequences over k channels (outputs) with one device while simultaneously increasing reliability.