SU498723A1

SU498723A1 - Binary Pulse Width Modulator

Info

Publication number: SU498723A1
Application number: SU1899952A
Authority: SU
Inventors: Ренат Валеевич Галанский
Original assignee: Проектно-Конструкторское Бюро Татарского Транспортного Управления
Priority date: 1973-04-02
Filing date: 1973-04-02
Publication date: 1976-01-05

Description

1one

Изобретение относитс к радиотехнике, может быть использовано в системах передачи.The invention relates to radio engineering, can be used in transmission systems.

Известен широтно-импульсный модул тор бинарного кода, содержащий генератор тактовых импульсов, выход которого через схему «И подключен ко входу распределител импульсов, выходы которого через дешифратор соединены со входами многовходовой схемы «ИЛИ, триггеры, выходы которых подключены к другим входам дешифратора, формирователь .A pulse-width modulator of a binary code is known, which contains a clock pulse generator, the output of which is connected via the AND circuit to the input of the pulse distributor, whose outputs are connected via the decoder to the inputs of the multiple input circuit OR, triggers, whose outputs are connected to other decoder inputs, and a driver.

Цель изобретени - повышение точности и стабильности длительности импульсов модул тора .The purpose of the invention is to improve the accuracy and stability of the pulse duration of the modulator.

Предла1гаемый модул тор отличаетс тем, что в него дополнительно введены схемы «НЕ и дифференцируюш,а цепь, причем выход схемы «ИЛИ через схему «НЕ и дифференцируюш ,ую цепь подключен ко входам триггеров , вторые входы которых соединены с выходами формировател ; вход формировател соединен со вторым выходом генератора тактовых импульсов, а третий выход формировател подключен к другому входу схемы «И.The proposed modulator is characterized by the fact that it additionally introduces the schemes NOT and differentiates and the circuit, the output of the circuit OR through the circuit is NOT differentiating, the circuit is connected to the trigger inputs, the second inputs of which are connected to the generator outputs; the driver input is connected to the second clock generator output, and the third driver output is connected to another input of the “I.

На чертеже приведена функциональна схема модул тора.The drawing shows a functional modulator diagram.

Генератор тактовых импульсов 1 через схему «И 2 подключен к распределителю импульсов 3, выходы которого через дешифратор 4 соединены с многовходовой схемой The clock pulse 1 through the circuit "And 2 connected to the pulse distributor 3, the outputs of which through the decoder 4 is connected to a multi-input circuit

«ИЛИ 5. Выходы триггеров 6, 7 подключены к другим входам дешифратора 4.“OR 5. The outputs of the flip-flops 6, 7 are connected to the other inputs of the decoder 4.

Выход схемы «ИЛИ 5 через схему «НЕ 8 Н дифференцируюш,ую цепь 9 подключен к триггерам 6, 7, вторые входы которых соединены с выходами формировател 10. Вход формировател 10 соединен со вторым выходом генератора тактовых импульсов 1, а третий выход формировател 10 подключен к другому входу схемы «И 2.The output of the circuit "OR 5 through the circuit" NOT 8 N differentiated, its circuit 9 is connected to the flip-flops 6, 7, the second inputs of which are connected to the outputs of the driver 10. The input of the driver 10 is connected to the second output of the clock pulse generator 1, and the third output of the driver 10 is connected to another input of the circuit “AND 2.

Работает модул тор следуюш.им образом.The modulator works in the following way.

В исходном состо нии на выходах триггеров 6, 7 устанавливаетс запреш,аюш,ий уровень , схема «И 2 заперта сигналом от формировател 10, и через него не проход т тактовые импульсы. Распределитель 3 находитс в нулевом состо нии, т. е. на его выходах 11 - 13 установлен запреш,ающий уровень, а на выходах 14-16 - разрешающий - минусовый.In the initial state, at the outputs of the triggers 6, 7, the prohibit, ayush, iy level is established, the AND 2 circuit is locked by a signal from the driver 10, and no clock pulses pass through it. The distributor 3 is in the zero state, i.e., a forbidding level is set at its outputs 11–13, and an enabling level is at a minus level at outputs 14–16.

Схемы «И 17 - 20 дешифратора 4 заперты .Schemes "And 17 - 20 decoder 4 are locked.

Пусть на формирователь 10 поступает из внешнего устройства бинарный код со служебными сигналами. Эти сигналы открывают схему «И 2, и через нее на вход распределител импульсов 3 поступают тактовые импульсы Одновременно с одного из выходов формировател 10 на вход триггера 6 или 7 поступает кодовый импульс. С поступлением тактовых импульсов распределитель 3 формирует имдульсы поочередно по каждой паре выходов с коэффициентом делени , равным шести, со сдвигом фазы импульсов соседних пар выходов , равным периоду следовани тактовых импульсов со скважностью, равной двум.Let the shaper 10 comes from an external device binary code with service signals. These signals open the circuit “AND 2, and through it the clock pulses arrive at the input of the pulse distributor 3. At the same time, a code pulse arrives from one of the outputs of the driver 10 to the input of the trigger 6 or 7. With the arrival of clock pulses, the distributor 3 generates imdulses alternately for each pair of outputs with a division factor of six, with a phase shift of the pulses of adjacent pairs of outputs equal to the period of the clock pulses with a duty cycle of two.

Пусть на вход триггера 6 с формировател 10 поступает импульс единичного разр да. При этом на выходе триггера 6 устанавливаетс разрешающий потенциал и подготавливаютс по одному входу схемы «И 18 - 20. От первого тактового импульса на выходе 11 устанавливаетс разрешающий потенциал, а на выходе 12 - запрещающий. Выход И подготавливает схемы «И 17, 18. Распределитель импульсов 3 разрешающими уровн ми с выходов 14 и 15 подготавливает схемы «И 17 и 18. Таким образом, по трем выходам подготавливаетс схема «И 18, с выхода которой на выход 21 устройства через схему «ИЛИ 5 поступает импульс длительностью, равной двум периодам тактовых импульсов или двум трет м периода следовани выходных импульсов вследствие совпадени двух импульсов на входе схемы «И 18 на две трети длительности импульса распределител импульсов 3. При нулевом разр де совмещение происходит на одну треть длительности импульса. От заднего фронта выходного импульса на выходе дифференцирующей цепи 9 формируетс импульс , который устанавливает триггер 6 в исходное состо ние.Let an impulse of a single bit be received at the input of the trigger 6 of the driver 10. At the same time, an output potential is set at the output of the trigger 6 and one input of the circuit 18–20 is prepared. From the first clock pulse, the output potential is set at output 11, and the output potential is set at output 12. Output And prepares the circuits "And 17, 18. Pulse distributor 3 with resolution levels from outputs 14 and 15 prepares the circuits" And 17 and 18. Thus, the three exits prepare the circuit "And 18, from the output of which to output 21 of the device through the circuit "OR 5 a pulse is received with a duration equal to two periods of clock pulses or two thirds of the period of the output pulses following the coincidence of two pulses at the input of the AND 18 circuit by two thirds of the pulse distributor pulse 3. At zero discharge the offset occurs by one third of the pulse duration. From the trailing edge of the output pulse, a pulse is formed at the output of the differentiating circuit 9, which sets the trigger 6 to its initial state.

При поступлении на выход распределител импульсов 3 следующего импульса выходной модулированный импульс формируетс , как описано выше.When the pulse distributor 3 arrives at the output of the next pulse, the output modulated pulse is generated as described above.

Предмет изобретени Subject invention

Широтно-импульсный модул тор бинарного кода, содержащий .генератор тактовых импульсов , выход которого через схему «И подключен ко входу распределител импульсов , выходы которого через дешифратор соединены со входами многовходовой схемы «ИЛИ, триггеры, выходы которых подключены к другим входам дешифратора, формирователь , отличающийс тем, что, с целью повышени точности и стабильностиA pulse width modulator of a binary code containing a clock pulse generator, the output of which is connected via the AND circuit to the input of the pulse distributor, whose outputs are connected via the decoder to the inputs of the multi-input circuit OR, triggers whose outputs are connected to other decoder inputs, driver, characterized in that, in order to increase accuracy and stability

длительности импульсов, в него дополнительно введены схемы «НЕ и дифференцирующа цепь, причем выход схемы «ИЛИ через схему «НЕ и дифференцирующую цепь подключен ко входам триггеров, вторые входы которых соединены с выходами формировател , вход формировател соединен со вторым выходом генератора тактовых импульсов , а третий выход формировател подключен к другому входу схемы «И.impulse duration, the “NOT and differentiating circuit” are additionally introduced into it, and the output of the circuit “OR through the circuit” is NOT and the differentiating circuit is connected to the trigger inputs, the second inputs of which are connected to the output of the imager, the input of the imager is connected to the second output of the clock generator, and the third output of the imager is connected to another input of the “I.