RU2000130216A - Адресный генератор и способ генерирования адреса для использования в турбоперемежителе/ обращенном перемежителе - Google Patents
Адресный генератор и способ генерирования адреса для использования в турбоперемежителе/ обращенном перемежителеInfo
- Publication number
- RU2000130216A RU2000130216A RU2000130216/09A RU2000130216A RU2000130216A RU 2000130216 A RU2000130216 A RU 2000130216A RU 2000130216/09 A RU2000130216/09 A RU 2000130216/09A RU 2000130216 A RU2000130216 A RU 2000130216A RU 2000130216 A RU2000130216 A RU 2000130216A
- Authority
- RU
- Russia
- Prior art keywords
- account
- count
- group
- addresses
- bits
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2771—Internal interleaver for turbo codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/275—Interleaver wherein the permutation pattern is obtained using a congruential operation of the type y=ax+b modulo c
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/276—Interleaving address generation
- H03M13/2764—Circuits therefore
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Claims (12)
1. Адресный генератор для генерирования пригодных адресов, которых меньше, чем 2k+n полных адресов, разделенных на 2k групп, каждая из которых имеет 2n позиционных адресов без генерирования непригодных полных адресов, содержащий первый счетчик для подсчета множества тактовых импульсов, для генерирования группового счета, состоящего из k разрядов, индицирующих одну из 2k групп на каждом тактовом импульсе, и для генерирования переноса после подсчета 2k тактовых импульсов; второй счетчик для приема переноса от первого счетчика, для подсчета переносов и для генерирования позиционного счета, состоящего из n разрядов, индицирующих один из 2n позиционных адресов; контроллер для запоминания непригодных значений группового счета, представляющих непригодные группы, частично непригодных значений группового счета, представляющих группы, имеющие как пригодные, так и непригодные позиционные адреса, и непригодных значений позиционного счета, представляющих непригодные позиционные адреса, и для управления первым и вторым счетчиками так, чтобы они не выводили групповой счет и позиционный счет, если групповой счет является одним из непригодных значений группового счета или групповой счет является одним из частично непригодных значений группового счета и позиционный счет является одним из непригодных значений позиционного счета; блок реверсирования разрядов для приема и реверсирования k разрядов из первого счетчика; операционное устройство для приема группового счета и позиционного счета, для определения значения начального числа, соответствующего принятому групповому счету, для определения результирующих разрядов на основании уравнения (значение начального числа) * (позиционный счет + 1) mod 2n; и буфер для запоминания пригодных адресов, образованных из реверсированных разрядов, принятых от блока реверсирования разрядов, и из результирующих разрядов, принятых от операционного устройства.
2. Способ генерирования пригодных адресов, которых меньше, чем 2k+n полных адресов, разделенных на 2k групп, каждая из которых имеет 2n позиционных адресов, без генерирования непригодных полных адресов, заключающийся в том, что подсчитывают множество тактовых импульсов; генерируют групповой счет на каждом тактовом импульсе, причем групповой счет состоит из k разрядов, индицирующих одну из 2k групп; генерируют перенос после того, как групповой счет подсчитает 2k тактовых импульсов; принимают перенос, подсчитывают переносы и генерируют позиционный счет на каждом тактовом импульсе, причем позиционный счет состоит из n разрядов, индицирующих один из 2n адресов; управляют групповым счетом и позиционным счетом так, чтобы не выводить их, если групповой счет является одним из непригодных значений группового счета, представляющих непригодные группы, или если групповой счет является одним из частично непригодных значений группового счета, представляющих группы, имеющие как пригодные, так и непригодные позиционные адреса, и позиционный счет является одним из непригодных значений позиционного счета, представляющих непригодные позиционные адреса; определяют значение начального числа, соответствующее групповому счету; определяют результирующие разряды на основе уравнения результирующие разряды = (значение начального числа)*(позиционный счет + 1) mod 2n; реверсируют k разрядов из первого счетчика; и генерируют пригодных адрес, образованный из реверсированных разрядов и результирующих разрядов.
3. Адресный генератор для генерирования пригодных адресов, которых меньше, чем 2k+n полных адресов, разделенных на 2k групп, каждая из которых имеет 2n позиционных адресов, без генерирования непригодных полных адресов, содержащий (k+n)-разрядный двоичный счетчик, включающий в себя k-разрядный двоичный счетчик для подсчета множества тактовых импульсов, для генерирования группового счета, состоящего из k разрядов, причем групповой счет индицирует одну из 2k групп на каждом тактовом импульсе, и для генерирования переноса после подсчета 2k тактовых импульсов, и n-разрядный двоичный счетчик для приема переноса из k-разрядного двоичного счетчика и для генерирования позиционного счета j из n разрядов, индицирующего один из 2n адресов в группе; контроллер для запоминания непригодных значений группового счета, представляющих непригодные группы, частично непригодных значений группового счета, представляющих группы, имеющие как пригодные, так и непригодные позиционные адреса, и непригодных значений позиционного счета, представляющих непригодные позиционные адреса, и для управления (k+n)-разрядным двоичным счетчиком так, чтобы он не выводил групповой счет и позиционный счет, если групповой счет является одним из непригодных значений группового счета, или если групповой счет является одним из частично непригодных значений группового счета и позиционный счет является одним из непригодных значений позиционного счета; блок реверсирования разрядов для приема и реверсирования k разрядов из k-разрядного двоичного счетчика; и операционное устройство для приема группового счета и позиционного счета, для определения значения начального числа, соответствующего принятому групповому счету, для генерирования результирующих разрядов на основании уравнения
результирующие разряды = (значение начального числа) * (позиционный счет + 1) mod 2n;
при этом пригодные адреса образуются из реверсированных разрядов из блока реверсирования разрядов и из результирующих разрядов из операционного устройства.
4. Способ генерирования пригодных адресов, которых меньше, чем 2k+n полных адресов, разделенных на 2k групп, каждая из которых имеет 2n позиционных адресов, с помощью адресного генератора, имеющего (k+n)-разрядный двоичный счетчик для получения группового счета, состоящего из k разрядов, индицирующих одну из 2k групп, и позиционного счета, состоящего из n разрядов, индицирующих один из 2n адресов в каждой группе, блок реверсирования разрядов для реверсирования k разрядов группового счета и операционное устройство для приема группового счета и позиционного счета, определения значения начального числа и генерирования результирующих разрядов с помощью уравнения (значение начального числа) * (позиционный счет + 1) mod 2n, заключающийся в том, что генерируют групповой счет на каждом тактовом импульсе; генерируют перенос после того, как групповой счет подсчитает 2k тактовых импульсов; принимают перенос и генерируют позиционный счет на каждом тактовом импульсе; и управляют групповым счетом и позиционным счетом так, чтобы не выводить их, если групповой счет является одним из непригодных значений группового счета, представляющих непригодные группы, или групповой счет является одним из частично непригодных значений группового счета, представляющих группы, имеющие как пригодные, так и непригодные позиционные адреса, и позиционный счет является одним из непригодных значений позиционного счета, представляющих непригодные позиционные адреса; при этом пригодные адреса образуют из реверсированных разрядов из блока реверсирования разрядов и из результирующих разрядов из операционного устройства.
5. Адресный генератор для генерирования адреса считывания/записи для памяти турбоперемежителя/обращенного перемежителя, содержащий первый счетчик для подсчета первой последовательности, представляющей одну из групп в блоке перемежения, определенной согласно заданному размеру перемежителя, и для выведения первого счета с каждым тактовым импульсом; второй счетчик для подсчета второй последовательности, представляющей один из позиционных адресов в каждой группе, и для выведения второго счета с каждым тактовым импульсом; контроллер для выражения размера перемежителя/обращенного перемежителя в виде двоичного числа для установки старших разрядов этого двоичного числа в качестве первого порога, который соответствует последней пригодной группе, для установки остальных разрядов двоичного числа в качестве второго порога, соответствующего первому непригодному позиционному адресу в последней пригодной группе, для управления первым счетчиком так, чтобы он не выводил первый счет, если этот первый счет после реверсирования больше, чем первый порог, и для управления вторым счетчиком так, чтобы он не выводил второй счет, если и второй счет после преобразования посредством операции ЛКП (линейной конгруэнтной последовательности) больше или равен второму порогу, и первый счет после реверсирования равен первому порогу; блок реверсирования разрядов для реверсирования первого счета и для выведения реверсированных разрядов в качестве старших разрядов для адреса считывания/записи; и операционное устройство для выполнения операции ЛКП на первом и втором счете и для выведения обработанных разрядов в качестве младших разрядов адреса считывания/записи.
6. Адресный генератор по п.5, отличающийся тем, что контроллер управляет первым счетчиком так, чтобы он выводил следующую группу в блоке перемежения, если значение первого счета после реверсирования является значением, превышающим первый порог.
7. Адресный генератор по п.5, отличающийся тем, что контроллер управляет вторым счетчиком так, чтобы он выводил следующий позиционный адрес, если и первый счет является реверсированным значением первого порога, и второй счет после преобразования посредством операции ЛКП больше или равен второму порогу.
8. Адресный генератор по п.7, отличающийся тем, что контроллер определяет, является ли второй счет после преобразования посредством операции ЛКП большим или равным второму порогу путем сравнения этого второго счета со значениями счета, полученными путем выполнения упомянутой операции ЛКП в реверсированном виде на первом и втором порогах, и больше ли позиционные адреса, чем второй порог.
9. Адресный генератор по п.5, отличающийся тем, что первый счетчик подсчитывает первый счет для представления одной из 32 групп блока перемежения.
10. Способ генерирования адресов в адресном генераторе, вырабатывающем для памяти турбоперемежителя/обращенного перемежителя выходной адрес считывания/записи, который состоит из старших и младших разрядов, причем старшие разряды являются выходами блока реверсирования разрядов, а младшие разряды являются выходами операционного устройства, которое выполняет формулу реверсирования ЛКП (линейной конгруэнтной последовательности), заключающийся в том, что выражают заданный размер перемежителя в виде двоичного числа; устанавливают старшие разряды этого двоичного числа на первый порог; устанавливают младшие разряды этого двоичного числа на второй порог; подсчитывают первый счет, представляющий одну из адресных групп в блоке перемежения, которую определяют согласно размеру перемежителя; выводят первый счет; подсчитывают второй счет, представляющий один из позиционных адресов в каждой группе; выводят второй счет; управляют первым счетом так, чтобы не выводить его, если этот первый счет после преобразования посредством блока реверсирования разрядов больше, чем первый порог; сравнивают результаты выполнения формулы реверсирования ЛКП на первом и втором счете со вторым порогом, если первый счет после преобразования посредством блока реверсирования разрядов равен первому порогу; управляют вторым счетом так, чтобы не выводить его, если результат выполнения формулы ЛКП на первом и втором счете равен второму порогу; подают выведенный первый счет в блок реверсирования разрядов и операционное устройство; и подают выведенный второй счет в операционное устройство; и генерируют выходной адрес считывания/записи.
11. Способ по п.10, отличающийся тем, что дополнительно управляют первым счетом для индикации следующей группы в блоке перемежения, если первый счет является реверсированным значением значения большего, чем первый порог.
12. Способ по п.10, отличающийся тем, что дополнительно управляют вторым счетом для индикации следующей позиции битов данных, если и результат выполнения формулы реверсирования ЛКП на первом и втором счете больше или равен второму порогу, и первый счет после реверсирования равен первому порогу.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0012859A KR100480286B1 (ko) | 1999-04-02 | 1999-04-02 | 터보 인터리빙 어드레스 발생 장치 및 방법 |
KR1999/12859 | 1999-04-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2186460C1 RU2186460C1 (ru) | 2002-07-27 |
RU2000130216A true RU2000130216A (ru) | 2004-02-20 |
Family
ID=19579577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2000130216/09A RU2186460C1 (ru) | 1999-04-02 | 2000-04-03 | Адресный генератор и способ генерирования адреса для использования в турбоперемежителе/обращенном перемежителе |
Country Status (11)
Country | Link |
---|---|
US (1) | US6590951B1 (ru) |
EP (1) | EP1092270B1 (ru) |
JP (1) | JP3447270B2 (ru) |
KR (1) | KR100480286B1 (ru) |
CN (1) | CN1140966C (ru) |
AU (1) | AU746913B2 (ru) |
BR (1) | BR0005569A (ru) |
CA (1) | CA2332990C (ru) |
DE (1) | DE60015272T2 (ru) |
RU (1) | RU2186460C1 (ru) |
WO (1) | WO2000060751A1 (ru) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6871303B2 (en) * | 1998-12-04 | 2005-03-22 | Qualcomm Incorporated | Random-access multi-directional CDMA2000 turbo code interleaver |
US6553517B1 (en) * | 1999-04-09 | 2003-04-22 | Sony Corporation | Interleavers and de-interleavers |
US7302621B2 (en) * | 2000-01-03 | 2007-11-27 | Icoding Technology, Inc. | High spread highly randomized generatable interleavers |
US6789218B1 (en) * | 2000-01-03 | 2004-09-07 | Icoding Technology, Inc. | High spread highly randomized generatable interleavers |
KR100510643B1 (ko) * | 2000-11-01 | 2005-08-30 | 엘지전자 주식회사 | 이동통신 시스템에서의 인터리빙 방법 |
US6954885B2 (en) * | 2001-12-14 | 2005-10-11 | Qualcomm Incorporated | Method and apparatus for coding bits of data in parallel |
KR100860660B1 (ko) | 2002-01-09 | 2008-09-26 | 삼성전자주식회사 | 통신시스템의 인터리빙 장치 및 방법 |
KR20030069431A (ko) * | 2002-02-20 | 2003-08-27 | 삼성전자주식회사 | 통신 시스템에 적용되는 모뎀 에이직의 터보 부호화 장치및 그 부호화 방법 |
JP3607683B2 (ja) * | 2002-03-13 | 2005-01-05 | 株式会社東芝 | ディスク記憶装置及びデータ記録再生方法 |
EP1529389B1 (en) | 2002-08-13 | 2016-03-16 | Nokia Technologies Oy | Symbol interleaving |
US6851039B2 (en) * | 2002-09-30 | 2005-02-01 | Lucent Technologies Inc. | Method and apparatus for generating an interleaved address |
CN1685621B (zh) * | 2002-10-29 | 2010-07-07 | 三星电子株式会社 | 用于解交织通信设备中的交织数据流的方法和装置 |
DE10306302A1 (de) * | 2003-02-14 | 2004-08-26 | Infineon Technologies Ag | Verfahren und Schaltung zur Adressgenerierung von Pseudo-Zufalls-Interleavern oder -Deinterleavern |
WO2005099099A1 (en) * | 2004-03-05 | 2005-10-20 | Thomson Licensing | Address generation apparatus for turbo interleaver and deinterleaver in w-cdma systems |
DE602004016947D1 (de) | 2004-03-10 | 2008-11-20 | Ericsson Telefon Ab L M | Addressgenerator für einen Verschachtelungsspeicher und einen Entschachtelungsspeicher |
US7437650B2 (en) * | 2005-04-12 | 2008-10-14 | Agere Systems Inc. | Pre-emptive interleaver address generator for turbo decoders |
US8848913B2 (en) | 2007-10-04 | 2014-09-30 | Qualcomm Incorporated | Scrambling sequence generation in a communication system |
US8787181B2 (en) * | 2008-01-14 | 2014-07-22 | Qualcomm Incorporated | Resource allocation randomization |
EP2101257A1 (en) * | 2008-03-13 | 2009-09-16 | Panasonic Corporation | Configurable pseudo-random sequence generator |
US8923249B2 (en) | 2008-03-26 | 2014-12-30 | Qualcomm Incorporated | Method and apparatus for scrambling sequence generation in a communication system |
US8200733B1 (en) | 2008-04-15 | 2012-06-12 | Freescale Semiconductor, Inc. | Device having interleaving capabilities and a method for applying an interleaving function |
US8219782B2 (en) * | 2008-09-18 | 2012-07-10 | Xilinx, Inc. | Address generation |
KR20120082230A (ko) * | 2011-01-13 | 2012-07-23 | 에스케이하이닉스 주식회사 | 랜덤 코드 발생회로를 포함하는 반도체 장치 및 반도체 시스템과, 데이터 프로그래밍 방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2675971B1 (fr) | 1991-04-23 | 1993-08-06 | France Telecom | Procede de codage correcteur d'erreurs a au moins deux codages convolutifs systematiques en parallele, procede de decodage iteratif, module de decodage et decodeur correspondants. |
JPH05300028A (ja) * | 1992-04-22 | 1993-11-12 | Fujitsu Ltd | インターリーブアドレス発生回路 |
JP3415693B2 (ja) * | 1993-12-23 | 2003-06-09 | ノキア モービル フォーンズ リミテッド | インターリーブプロセス |
JP3249280B2 (ja) | 1994-01-11 | 2002-01-21 | 富士通株式会社 | インターリーブ回路 |
US5659580A (en) * | 1994-11-29 | 1997-08-19 | Lucent Technologies Inc. | Data interleaver for use with mobile communication systems and having a contiguous counter and an address twister |
JPH08335887A (ja) * | 1995-06-08 | 1996-12-17 | Fujitsu Ltd | 複数インタリーブ・マトリクスのインタリーブアドレス生成回路 |
JPH09102748A (ja) * | 1995-10-04 | 1997-04-15 | Matsushita Electric Ind Co Ltd | インターリーブ回路 |
KR100193846B1 (ko) * | 1996-10-02 | 1999-06-15 | 윤종용 | 인터리브 리드 어드레스 생성기 |
US6434203B1 (en) * | 1999-02-26 | 2002-08-13 | Qualcomm, Incorporated | Memory architecture for map decoder |
US6353900B1 (en) * | 1998-09-22 | 2002-03-05 | Qualcomm Incorporated | Coding system having state machine based interleaver |
KR100350459B1 (ko) * | 1998-12-26 | 2002-12-26 | 삼성전자 주식회사 | 통신시스템의인터리빙/디인터리빙장치및방법 |
-
1999
- 1999-04-02 KR KR10-1999-0012859A patent/KR100480286B1/ko not_active IP Right Cessation
-
2000
- 2000-04-03 RU RU2000130216/09A patent/RU2186460C1/ru not_active IP Right Cessation
- 2000-04-03 DE DE60015272T patent/DE60015272T2/de not_active Expired - Lifetime
- 2000-04-03 CA CA002332990A patent/CA2332990C/en not_active Expired - Lifetime
- 2000-04-03 WO PCT/KR2000/000301 patent/WO2000060751A1/en active IP Right Grant
- 2000-04-03 JP JP2000610134A patent/JP3447270B2/ja not_active Expired - Fee Related
- 2000-04-03 AU AU36817/00A patent/AU746913B2/en not_active Ceased
- 2000-04-03 US US09/541,774 patent/US6590951B1/en not_active Expired - Lifetime
- 2000-04-03 CN CNB008004617A patent/CN1140966C/zh not_active Expired - Fee Related
- 2000-04-03 EP EP00915576A patent/EP1092270B1/en not_active Expired - Lifetime
- 2000-04-03 BR BR0005569-7A patent/BR0005569A/pt not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100480286B1 (ko) | 2005-04-06 |
KR20000066035A (ko) | 2000-11-15 |
CA2332990A1 (en) | 2000-10-12 |
CN1140966C (zh) | 2004-03-03 |
JP3447270B2 (ja) | 2003-09-16 |
DE60015272D1 (de) | 2004-12-02 |
EP1092270A1 (en) | 2001-04-18 |
EP1092270A4 (en) | 2003-06-11 |
CA2332990C (en) | 2006-10-17 |
RU2186460C1 (ru) | 2002-07-27 |
BR0005569A (pt) | 2001-03-06 |
JP2002541711A (ja) | 2002-12-03 |
WO2000060751A1 (en) | 2000-10-12 |
AU746913B2 (en) | 2002-05-02 |
CN1297616A (zh) | 2001-05-30 |
DE60015272T2 (de) | 2005-04-21 |
AU3681700A (en) | 2000-10-23 |
EP1092270B1 (en) | 2004-10-27 |
US6590951B1 (en) | 2003-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2000130216A (ru) | Адресный генератор и способ генерирования адреса для использования в турбоперемежителе/ обращенном перемежителе | |
JP4383672B2 (ja) | 第3世代の符号分割多重アクセスのためのターボコード・インターリーバ | |
EP0332308A2 (en) | Waveform generator for electrosurgical apparatus | |
EP0100405A2 (en) | An associative file processing method in a disk file system | |
WO1998004973B1 (en) | Data de-rotator and de-interleaver | |
RU2003136830A (ru) | Перемежитель и способ перемежения в системе связи | |
US5016226A (en) | Apparatus for generating a data stream | |
JP2004088789A (ja) | 通信システムのインターリビング/ディインターリビング装置及び方法 | |
JPH04293135A (ja) | メモリアクセス方式 | |
WO2001005040A1 (en) | Address generating device for use in multi-stage channel interleaver/deinterleaver | |
US8976051B2 (en) | Floating point timer techniques | |
WO1997002574A1 (fr) | Procede de test de memoire a semi-conducteurs et appareil permettant l'application dudit procede | |
US6044484A (en) | Method and circuit for error checking and correction in a decoding device of compact disc-read only memory drive | |
CN114594902B (zh) | Nand存储器的数据转移协议的开销减小 | |
JP3239872B2 (ja) | インタリーバ、インタリーブ方法、デインタリーバ、デインタリーブ方法、発信装置及び受信装置 | |
CN1508687A (zh) | 微型计算机及其评价装置 | |
JP5072558B2 (ja) | データ処理装置 | |
CN102025380B (zh) | 二阶重排多项式交织器地址产生装置与方法 | |
SU491141A1 (ru) | Устройство дл отображени информации | |
JP2621361B2 (ja) | 図形処理装置 | |
KR100243754B1 (ko) | 콘벌루션 인터리버의 파라메터 변경장치 | |
SU693408A1 (ru) | Генератор псевдослучайных чисел | |
SU1287223A1 (ru) | Устройство дл отображени информации на экране телевизионного приемника | |
SU1737499A1 (ru) | Устройство дл отображени информации | |
JP2757716B2 (ja) | ハフマン符号復号回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20190404 |