RU2000130216A - Address generator and address generation method for use in a turbo interleaver / deinterleaver - Google Patents

Address generator and address generation method for use in a turbo interleaver / deinterleaver

Info

Publication number
RU2000130216A
RU2000130216A RU2000130216/09A RU2000130216A RU2000130216A RU 2000130216 A RU2000130216 A RU 2000130216A RU 2000130216/09 A RU2000130216/09 A RU 2000130216/09A RU 2000130216 A RU2000130216 A RU 2000130216A RU 2000130216 A RU2000130216 A RU 2000130216A
Authority
RU
Russia
Prior art keywords
account
count
group
addresses
bits
Prior art date
Application number
RU2000130216/09A
Other languages
Russian (ru)
Other versions
RU2186460C1 (en
Inventor
Мин-Гоо КИМ (KR)
Мин-Гоо КИМ
Беонг-Дзо КИМ (KR)
Беонг-Дзо КИМ
Янг-Хван ЛИ (KR)
Янг-Хван ЛИ
Original Assignee
Самсунг Электроникс Ко., Лтд. (KR)
Самсунг Электроникс Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Самсунг Электроникс Ко., Лтд. (KR), Самсунг Электроникс Ко., Лтд. filed Critical Самсунг Электроникс Ко., Лтд. (KR)
Application granted granted Critical
Publication of RU2186460C1 publication Critical patent/RU2186460C1/en
Publication of RU2000130216A publication Critical patent/RU2000130216A/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771Internal interleaver for turbo codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/275Interleaver wherein the permutation pattern is obtained using a congruential operation of the type y=ax+b modulo c
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276Interleaving address generation
    • H03M13/2764Circuits therefore
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding

Claims (12)

1. Адресный генератор для генерирования пригодных адресов, которых меньше, чем 2k+n полных адресов, разделенных на 2k групп, каждая из которых имеет 2n позиционных адресов без генерирования непригодных полных адресов, содержащий первый счетчик для подсчета множества тактовых импульсов, для генерирования группового счета, состоящего из k разрядов, индицирующих одну из 2k групп на каждом тактовом импульсе, и для генерирования переноса после подсчета 2k тактовых импульсов; второй счетчик для приема переноса от первого счетчика, для подсчета переносов и для генерирования позиционного счета, состоящего из n разрядов, индицирующих один из 2n позиционных адресов; контроллер для запоминания непригодных значений группового счета, представляющих непригодные группы, частично непригодных значений группового счета, представляющих группы, имеющие как пригодные, так и непригодные позиционные адреса, и непригодных значений позиционного счета, представляющих непригодные позиционные адреса, и для управления первым и вторым счетчиками так, чтобы они не выводили групповой счет и позиционный счет, если групповой счет является одним из непригодных значений группового счета или групповой счет является одним из частично непригодных значений группового счета и позиционный счет является одним из непригодных значений позиционного счета; блок реверсирования разрядов для приема и реверсирования k разрядов из первого счетчика; операционное устройство для приема группового счета и позиционного счета, для определения значения начального числа, соответствующего принятому групповому счету, для определения результирующих разрядов на основании уравнения (значение начального числа) * (позиционный счет + 1) mod 2n; и буфер для запоминания пригодных адресов, образованных из реверсированных разрядов, принятых от блока реверсирования разрядов, и из результирующих разрядов, принятых от операционного устройства.1. An address generator for generating suitable addresses that are less than 2 k + n full addresses, divided into 2 k groups, each of which has 2 n positional addresses without generating unsuitable full addresses, containing a first counter for counting a plurality of clock pulses, for generating a group account, consisting of k bits, indicating one of 2 k groups on each clock pulse, and for generating a transfer after counting 2 k clock pulses; a second counter for receiving transfers from the first counter, for counting transfers and for generating a positional account consisting of n bits indicating one of 2 n positional addresses; a controller for storing unusable group account values representing unsuitable groups, partially unusable group account values representing groups having both suitable and unsuitable position addresses, and unsuitable position account values representing unsuitable position addresses, and for controlling the first and second counters so that they do not display a group account and a position account, if the group account is one of the unsuitable values of the group account or the group account is one from a partially obsolete group count values and the position count is one of the unusable position count values; a block for reversing bits to receive and reverse k bits from the first counter; an operating device for receiving a group account and a position account, for determining a seed value corresponding to a received group account, for determining the resulting digits based on the equation (seed value) * (position score + 1) mod 2 n ; and a buffer for storing suitable addresses formed from the reversed digits received from the digit reversing unit and from the resulting digits received from the operating device. 2. Способ генерирования пригодных адресов, которых меньше, чем 2k+n полных адресов, разделенных на 2k групп, каждая из которых имеет 2n позиционных адресов, без генерирования непригодных полных адресов, заключающийся в том, что подсчитывают множество тактовых импульсов; генерируют групповой счет на каждом тактовом импульсе, причем групповой счет состоит из k разрядов, индицирующих одну из 2k групп; генерируют перенос после того, как групповой счет подсчитает 2k тактовых импульсов; принимают перенос, подсчитывают переносы и генерируют позиционный счет на каждом тактовом импульсе, причем позиционный счет состоит из n разрядов, индицирующих один из 2n адресов; управляют групповым счетом и позиционным счетом так, чтобы не выводить их, если групповой счет является одним из непригодных значений группового счета, представляющих непригодные группы, или если групповой счет является одним из частично непригодных значений группового счета, представляющих группы, имеющие как пригодные, так и непригодные позиционные адреса, и позиционный счет является одним из непригодных значений позиционного счета, представляющих непригодные позиционные адреса; определяют значение начального числа, соответствующее групповому счету; определяют результирующие разряды на основе уравнения результирующие разряды = (значение начального числа)*(позиционный счет + 1) mod 2n; реверсируют k разрядов из первого счетчика; и генерируют пригодных адрес, образованный из реверсированных разрядов и результирующих разрядов.2. A method of generating suitable addresses that are less than 2 k + n full addresses, divided into 2 k groups, each of which has 2 n positional addresses, without generating unsuitable full addresses, which consists in counting a plurality of clock pulses; generating a group count on each clock pulse, wherein the group count consists of k bits indicating one of 2 k groups; generate a transfer after the group count counts 2 k clock pulses; receive the transfer, calculate the transfers and generate a positional count on each clock pulse, and the positional count consists of n bits indicating one of 2 n addresses; manage the group account and positional account so as not to display them if the group account is one of the unusable group account values representing unsuitable groups, or if the group account is one of the partially unsuitable group account values representing the groups having both suitable and unsuitable positional addresses, and the positional account is one of the unsuitable values of the positional account representing unsuitable positional addresses; determine the value of the initial number corresponding to the group account; determine the resulting bits based on the equation the resulting bits = (value of the initial number) * (positional count + 1) mod 2 n ; reverse k bits from the first counter; and generate a usable address formed from the reversed digits and the resulting digits. 3. Адресный генератор для генерирования пригодных адресов, которых меньше, чем 2k+n полных адресов, разделенных на 2k групп, каждая из которых имеет 2n позиционных адресов, без генерирования непригодных полных адресов, содержащий (k+n)-разрядный двоичный счетчик, включающий в себя k-разрядный двоичный счетчик для подсчета множества тактовых импульсов, для генерирования группового счета, состоящего из k разрядов, причем групповой счет индицирует одну из 2k групп на каждом тактовом импульсе, и для генерирования переноса после подсчета 2k тактовых импульсов, и n-разрядный двоичный счетчик для приема переноса из k-разрядного двоичного счетчика и для генерирования позиционного счета j из n разрядов, индицирующего один из 2n адресов в группе; контроллер для запоминания непригодных значений группового счета, представляющих непригодные группы, частично непригодных значений группового счета, представляющих группы, имеющие как пригодные, так и непригодные позиционные адреса, и непригодных значений позиционного счета, представляющих непригодные позиционные адреса, и для управления (k+n)-разрядным двоичным счетчиком так, чтобы он не выводил групповой счет и позиционный счет, если групповой счет является одним из непригодных значений группового счета, или если групповой счет является одним из частично непригодных значений группового счета и позиционный счет является одним из непригодных значений позиционного счета; блок реверсирования разрядов для приема и реверсирования k разрядов из k-разрядного двоичного счетчика; и операционное устройство для приема группового счета и позиционного счета, для определения значения начального числа, соответствующего принятому групповому счету, для генерирования результирующих разрядов на основании уравнения3. An address generator for generating usable addresses that are less than 2 k + n full addresses, divided into 2 k groups, each of which has 2 n positional addresses, without generating unsuitable full addresses, containing (k + n) -bit binary a counter including a k-bit binary counter for counting a plurality of clock pulses, for generating a group count of k bits, the group count indicating one of 2 k groups on each clock pulse, and for generating a transfer after counting 2 k clock pulses, and an n-bit binary counter for receiving transfer from a k-bit binary counter and for generating a positional count j of n bits, indicating one of 2 n addresses in the group; a controller for storing unsuitable group account values representing unsuitable groups, partially unsuitable group account values representing groups having both suitable and unsuitable position addresses, and unsuitable position account values representing unsuitable position addresses, and for control (k + n) -bit binary counter so that it does not display a group account and a position account if the group account is one of the unsuitable values of the group account, or if the group account is tsya a partially obsolete group count values and the position count is one of the unusable position count values; a bit reversing unit for receiving and reversing k bits from a k-bit binary counter; and an operating device for receiving a group account and a positional account, for determining a seed value corresponding to a received group account, for generating resulting bits based on the equation результирующие разряды = (значение начального числа) * (позиционный счет + 1) mod 2n;resulting bits = (value of the initial number) * (positional count + 1) mod 2 n ; при этом пригодные адреса образуются из реверсированных разрядов из блока реверсирования разрядов и из результирующих разрядов из операционного устройства.in this case, suitable addresses are formed from reversed bits from the block of bit reversal and from the resulting bits from the operating device. 4. Способ генерирования пригодных адресов, которых меньше, чем 2k+n полных адресов, разделенных на 2k групп, каждая из которых имеет 2n позиционных адресов, с помощью адресного генератора, имеющего (k+n)-разрядный двоичный счетчик для получения группового счета, состоящего из k разрядов, индицирующих одну из 2k групп, и позиционного счета, состоящего из n разрядов, индицирующих один из 2n адресов в каждой группе, блок реверсирования разрядов для реверсирования k разрядов группового счета и операционное устройство для приема группового счета и позиционного счета, определения значения начального числа и генерирования результирующих разрядов с помощью уравнения (значение начального числа) * (позиционный счет + 1) mod 2n, заключающийся в том, что генерируют групповой счет на каждом тактовом импульсе; генерируют перенос после того, как групповой счет подсчитает 2k тактовых импульсов; принимают перенос и генерируют позиционный счет на каждом тактовом импульсе; и управляют групповым счетом и позиционным счетом так, чтобы не выводить их, если групповой счет является одним из непригодных значений группового счета, представляющих непригодные группы, или групповой счет является одним из частично непригодных значений группового счета, представляющих группы, имеющие как пригодные, так и непригодные позиционные адреса, и позиционный счет является одним из непригодных значений позиционного счета, представляющих непригодные позиционные адреса; при этом пригодные адреса образуют из реверсированных разрядов из блока реверсирования разрядов и из результирующих разрядов из операционного устройства.4. A method of generating suitable addresses, which are less than 2 k + n full addresses, divided into 2 k groups, each of which has 2 n positional addresses, using an address generator having a (k + n) -bit binary counter to obtain a group account consisting of k bits indicating one of 2 k groups, and a position account consisting of n bits indicating one of 2 n addresses in each group, a bit reversing unit for reversing k bits of a group account and an operating device for receiving a group account and poses insulating account, determining the value of the seed and generating discharges resulting from equation (seed value) * (position count + 1) mod 2 n, comprising the steps of generating a group count at each clock pulse; generate a transfer after the group count counts 2 k clock pulses; accept the transfer and generate a positional account on each clock pulse; and manage the group account and positional account so as not to display them if the group account is one of the unsuitable values of the group account representing unsuitable groups, or the group account is one of the partially unsuitable values of the group account representing groups having both suitable and unsuitable positional addresses, and the positional account is one of the unsuitable values of the positional account representing unsuitable positional addresses; in this case, suitable addresses are formed from reversed bits from the block of bit reversal and from the resulting bits from the operating device. 5. Адресный генератор для генерирования адреса считывания/записи для памяти турбоперемежителя/обращенного перемежителя, содержащий первый счетчик для подсчета первой последовательности, представляющей одну из групп в блоке перемежения, определенной согласно заданному размеру перемежителя, и для выведения первого счета с каждым тактовым импульсом; второй счетчик для подсчета второй последовательности, представляющей один из позиционных адресов в каждой группе, и для выведения второго счета с каждым тактовым импульсом; контроллер для выражения размера перемежителя/обращенного перемежителя в виде двоичного числа для установки старших разрядов этого двоичного числа в качестве первого порога, который соответствует последней пригодной группе, для установки остальных разрядов двоичного числа в качестве второго порога, соответствующего первому непригодному позиционному адресу в последней пригодной группе, для управления первым счетчиком так, чтобы он не выводил первый счет, если этот первый счет после реверсирования больше, чем первый порог, и для управления вторым счетчиком так, чтобы он не выводил второй счет, если и второй счет после преобразования посредством операции ЛКП (линейной конгруэнтной последовательности) больше или равен второму порогу, и первый счет после реверсирования равен первому порогу; блок реверсирования разрядов для реверсирования первого счета и для выведения реверсированных разрядов в качестве старших разрядов для адреса считывания/записи; и операционное устройство для выполнения операции ЛКП на первом и втором счете и для выведения обработанных разрядов в качестве младших разрядов адреса считывания/записи.5. An address generator for generating a read / write address for the memory of the turbo interleaver / deinterleaver, comprising a first counter for counting a first sequence representing one of the groups in the interleaver determined according to a predetermined interleaver size and for outputting a first count with each clock pulse; a second counter for counting a second sequence representing one of the positional addresses in each group, and for deriving a second count with each clock pulse; a controller for expressing the size of the interleaver / deinterleaver as a binary number for setting the high bits of this binary number as the first threshold that corresponds to the last suitable group, for setting the remaining bits of the binary number as the second threshold corresponding to the first unsuitable position address in the last suitable group , to control the first counter so that it does not display the first count if this first count after reversal is greater than the first threshold, and to control eniya second counter so that it does not output the second account, and if the second count after conversion by the operation of the LPC (linear congruential sequence) is greater than or equal to the second threshold and the first count after reversal equal to a first threshold; a bit reversing unit for reversing the first count and for deriving the reversed bits as high bits for the read / write address; and an operating device for performing an LCP operation in the first and second account and for outputting the processed bits as low bits of the read / write address. 6. Адресный генератор по п.5, отличающийся тем, что контроллер управляет первым счетчиком так, чтобы он выводил следующую группу в блоке перемежения, если значение первого счета после реверсирования является значением, превышающим первый порог.6. The address generator according to claim 5, characterized in that the controller controls the first counter so that it displays the next group in the interleaver if the value of the first count after reversing is a value that exceeds the first threshold. 7. Адресный генератор по п.5, отличающийся тем, что контроллер управляет вторым счетчиком так, чтобы он выводил следующий позиционный адрес, если и первый счет является реверсированным значением первого порога, и второй счет после преобразования посредством операции ЛКП больше или равен второму порогу.7. The address generator according to claim 5, characterized in that the controller controls the second counter so that it displays the next positional address if both the first count is a reversed value of the first threshold and the second count after conversion through the LCP operation is greater than or equal to the second threshold. 8. Адресный генератор по п.7, отличающийся тем, что контроллер определяет, является ли второй счет после преобразования посредством операции ЛКП большим или равным второму порогу путем сравнения этого второго счета со значениями счета, полученными путем выполнения упомянутой операции ЛКП в реверсированном виде на первом и втором порогах, и больше ли позиционные адреса, чем второй порог.8. The address generator according to claim 7, characterized in that the controller determines whether the second account after conversion by the LCP operation is greater than or equal to the second threshold by comparing this second account with the account values obtained by performing the said LCP operation in a reversed form on the first and second thresholds, and are there more positional addresses than the second threshold. 9. Адресный генератор по п.5, отличающийся тем, что первый счетчик подсчитывает первый счет для представления одной из 32 групп блока перемежения.9. The address generator according to claim 5, characterized in that the first counter counts the first account to represent one of the 32 groups of the interleaving unit. 10. Способ генерирования адресов в адресном генераторе, вырабатывающем для памяти турбоперемежителя/обращенного перемежителя выходной адрес считывания/записи, который состоит из старших и младших разрядов, причем старшие разряды являются выходами блока реверсирования разрядов, а младшие разряды являются выходами операционного устройства, которое выполняет формулу реверсирования ЛКП (линейной конгруэнтной последовательности), заключающийся в том, что выражают заданный размер перемежителя в виде двоичного числа; устанавливают старшие разряды этого двоичного числа на первый порог; устанавливают младшие разряды этого двоичного числа на второй порог; подсчитывают первый счет, представляющий одну из адресных групп в блоке перемежения, которую определяют согласно размеру перемежителя; выводят первый счет; подсчитывают второй счет, представляющий один из позиционных адресов в каждой группе; выводят второй счет; управляют первым счетом так, чтобы не выводить его, если этот первый счет после преобразования посредством блока реверсирования разрядов больше, чем первый порог; сравнивают результаты выполнения формулы реверсирования ЛКП на первом и втором счете со вторым порогом, если первый счет после преобразования посредством блока реверсирования разрядов равен первому порогу; управляют вторым счетом так, чтобы не выводить его, если результат выполнения формулы ЛКП на первом и втором счете равен второму порогу; подают выведенный первый счет в блок реверсирования разрядов и операционное устройство; и подают выведенный второй счет в операционное устройство; и генерируют выходной адрес считывания/записи.10. The method of generating addresses in the address generator that generates a read / write output address for the memory of the turbo interleaver / deinterleaver, which consists of the upper and lower bits, the higher bits are the outputs of the bit reverser, and the lower bits are the outputs of the operating device that executes the formula reversal of LKP (linear congruent sequence), which consists in expressing the specified size of the interleaver in the form of a binary number; set the high bits of this binary number to the first threshold; set the least significant bits of this binary number to a second threshold; counting the first account representing one of the address groups in the interleaver, which is determined according to the size of the interleaver; withdraw the first account; counting a second count representing one of the positional addresses in each group; withdraw a second account; controlling the first count so as not to output it if this first count after conversion by the bit reversal unit is larger than the first threshold; comparing the results of performing the formula for reversing the LCP in the first and second counts with the second threshold, if the first count after conversion by means of the block reversing the digits is equal to the first threshold; manage the second account so as not to display it if the result of the LKP formula on the first and second account is equal to the second threshold; feeding the withdrawn first account to the discharge reversing unit and the operating device; and submitting the deduced second account to the operating device; and generate a read / write output address. 11. Способ по п.10, отличающийся тем, что дополнительно управляют первым счетом для индикации следующей группы в блоке перемежения, если первый счет является реверсированным значением значения большего, чем первый порог.11. The method according to claim 10, characterized in that it further controls the first count to indicate the next group in the interleaver, if the first count is a reversed value greater than the first threshold. 12. Способ по п.10, отличающийся тем, что дополнительно управляют вторым счетом для индикации следующей позиции битов данных, если и результат выполнения формулы реверсирования ЛКП на первом и втором счете больше или равен второму порогу, и первый счет после реверсирования равен первому порогу.12. The method according to claim 10, characterized in that the second count is additionally controlled to indicate the next position of the data bits, if the result of the LPC reversal formula in the first and second counts is greater than or equal to the second threshold, and the first count after reversal is equal to the first threshold.
RU2000130216/09A 1999-04-02 2000-04-03 Address generator and method for generating address to be used in turbo-multiplier/inverted multiplier RU2186460C1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-1999-0012859A KR100480286B1 (en) 1999-04-02 1999-04-02 Address generating apparatus and method for turbo interleaving
KR1999/12859 1999-04-02

Publications (2)

Publication Number Publication Date
RU2186460C1 RU2186460C1 (en) 2002-07-27
RU2000130216A true RU2000130216A (en) 2004-02-20

Family

ID=19579577

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2000130216/09A RU2186460C1 (en) 1999-04-02 2000-04-03 Address generator and method for generating address to be used in turbo-multiplier/inverted multiplier

Country Status (11)

Country Link
US (1) US6590951B1 (en)
EP (1) EP1092270B1 (en)
JP (1) JP3447270B2 (en)
KR (1) KR100480286B1 (en)
CN (1) CN1140966C (en)
AU (1) AU746913B2 (en)
BR (1) BR0005569A (en)
CA (1) CA2332990C (en)
DE (1) DE60015272T2 (en)
RU (1) RU2186460C1 (en)
WO (1) WO2000060751A1 (en)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871303B2 (en) * 1998-12-04 2005-03-22 Qualcomm Incorporated Random-access multi-directional CDMA2000 turbo code interleaver
WO2000062461A2 (en) * 1999-04-09 2000-10-19 Sony Electronics Inc. Interleavers and de-interleavers
US7302621B2 (en) * 2000-01-03 2007-11-27 Icoding Technology, Inc. High spread highly randomized generatable interleavers
US6789218B1 (en) * 2000-01-03 2004-09-07 Icoding Technology, Inc. High spread highly randomized generatable interleavers
KR100510643B1 (en) * 2000-11-01 2005-08-30 엘지전자 주식회사 Method for interleaving in Mobile Communication System
US6954885B2 (en) * 2001-12-14 2005-10-11 Qualcomm Incorporated Method and apparatus for coding bits of data in parallel
KR100860660B1 (en) * 2002-01-09 2008-09-26 삼성전자주식회사 Interleaving apparatus and method in communication system
KR20030069431A (en) * 2002-02-20 2003-08-27 삼성전자주식회사 Turbo Encoder of Modem ASIC in Communication System and Method thereof
JP3607683B2 (en) * 2002-03-13 2005-01-05 株式会社東芝 Disk storage device and data recording / reproducing method
DK1529389T3 (en) 2002-08-13 2016-05-30 Nokia Technologies Oy Symbol Interleaving
US6851039B2 (en) * 2002-09-30 2005-02-01 Lucent Technologies Inc. Method and apparatus for generating an interleaved address
BR0306671A (en) * 2002-10-29 2004-12-07 Samsung Electronics Co Ltd Method and apparatus for deinterlacing an interlaced data stream in a communication system
DE10306302A1 (en) * 2003-02-14 2004-08-26 Infineon Technologies Ag Calculating interleaving or de-interleaving addresses for symbol memory in mobile communication system, by using corrected and transformed coordinate pair from square matrix
US7386766B2 (en) * 2004-03-05 2008-06-10 Thomson Licensing Address generation apparatus for turbo interleaver and deinterleaver in W-CDMA systems
ATE410830T1 (en) * 2004-03-10 2008-10-15 Ericsson Telefon Ab L M ADDRESS GENERATOR FOR AN NESTING MEMORY AND AN UNNESTING MEMORY
US7437650B2 (en) * 2005-04-12 2008-10-14 Agere Systems Inc. Pre-emptive interleaver address generator for turbo decoders
US8848913B2 (en) 2007-10-04 2014-09-30 Qualcomm Incorporated Scrambling sequence generation in a communication system
US8787181B2 (en) 2008-01-14 2014-07-22 Qualcomm Incorporated Resource allocation randomization
EP2101257A1 (en) * 2008-03-13 2009-09-16 Panasonic Corporation Configurable pseudo-random sequence generator
US8923249B2 (en) * 2008-03-26 2014-12-30 Qualcomm Incorporated Method and apparatus for scrambling sequence generation in a communication system
US8200733B1 (en) 2008-04-15 2012-06-12 Freescale Semiconductor, Inc. Device having interleaving capabilities and a method for applying an interleaving function
US8219782B2 (en) * 2008-09-18 2012-07-10 Xilinx, Inc. Address generation
KR20120082230A (en) * 2011-01-13 2012-07-23 에스케이하이닉스 주식회사 Semiconductor apparatus and semiconductor system having random code generation circuit and method of programming data

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2675971B1 (en) 1991-04-23 1993-08-06 France Telecom CORRECTIVE ERROR CODING METHOD WITH AT LEAST TWO SYSTEMIC CONVOLUTIVE CODES IN PARALLEL, ITERATIVE DECODING METHOD, CORRESPONDING DECODING MODULE AND DECODER.
JPH05300028A (en) * 1992-04-22 1993-11-12 Fujitsu Ltd Interleave address generating circuit
JP3415693B2 (en) * 1993-12-23 2003-06-09 ノキア モービル フォーンズ リミテッド Interleaving process
JP3249280B2 (en) 1994-01-11 2002-01-21 富士通株式会社 Interleave circuit
US5659580A (en) * 1994-11-29 1997-08-19 Lucent Technologies Inc. Data interleaver for use with mobile communication systems and having a contiguous counter and an address twister
JPH08335887A (en) * 1995-06-08 1996-12-17 Fujitsu Ltd Interleave address generation circuit for plural interleave matrixes
JPH09102748A (en) * 1995-10-04 1997-04-15 Matsushita Electric Ind Co Ltd Interleave circuit
KR100193846B1 (en) * 1996-10-02 1999-06-15 윤종용 Interleaved Read Address Generator
US6434203B1 (en) * 1999-02-26 2002-08-13 Qualcomm, Incorporated Memory architecture for map decoder
US6353900B1 (en) * 1998-09-22 2002-03-05 Qualcomm Incorporated Coding system having state machine based interleaver
KR100350459B1 (en) * 1998-12-26 2002-12-26 삼성전자 주식회사 Interleaving / deinterleaving apparatus and method of communication system

Also Published As

Publication number Publication date
EP1092270A4 (en) 2003-06-11
JP2002541711A (en) 2002-12-03
KR100480286B1 (en) 2005-04-06
EP1092270B1 (en) 2004-10-27
US6590951B1 (en) 2003-07-08
AU3681700A (en) 2000-10-23
CA2332990C (en) 2006-10-17
CN1140966C (en) 2004-03-03
BR0005569A (en) 2001-03-06
DE60015272D1 (en) 2004-12-02
CA2332990A1 (en) 2000-10-12
AU746913B2 (en) 2002-05-02
RU2186460C1 (en) 2002-07-27
WO2000060751A1 (en) 2000-10-12
DE60015272T2 (en) 2005-04-21
CN1297616A (en) 2001-05-30
KR20000066035A (en) 2000-11-15
EP1092270A1 (en) 2001-04-18
JP3447270B2 (en) 2003-09-16

Similar Documents

Publication Publication Date Title
RU2000130216A (en) Address generator and address generation method for use in a turbo interleaver / deinterleaver
RU2000102353A (en) ADAPTIVE CHANNEL CODING METHOD AND DEVICE FOR ITS IMPLEMENTATION
EP0332308A2 (en) Waveform generator for electrosurgical apparatus
EP0100405A2 (en) An associative file processing method in a disk file system
US5016226A (en) Apparatus for generating a data stream
RU2003107665A (en) TURBODECODER USING LINEAR CONFIGURANT SEQUENCES
JP2005513867A5 (en)
JPH04293135A (en) Memory access system
JPS5958559A (en) Parallel cyclic redundant checking circuit
JPS603657B2 (en) First-in, first-out storage
US4800535A (en) Interleaved memory addressing system and method using a parity signal
EP1203452A1 (en) Address generating device for use in multi-stage channel interleaver/deinterleaver
WO1997002574A1 (en) Method of testing semiconductor memory and apparatus for implementing the method
US20120242381A1 (en) Floating point timer techniques
JP2004282745A (en) Deinterleaving unit for digital communication system and its deinterleaving method
US4549283A (en) Digital time delay circuit with high speed and large delay capacity
GB2052119A (en) Method and apparatus for dividing a track on a magnetisable disc into sectors
US6044484A (en) Method and circuit for error checking and correction in a decoding device of compact disc-read only memory drive
US6714606B1 (en) Integrated services digital broadcasting deinterleaver architecture
US6363032B2 (en) Programmable counter circuit for generating a sequential/interleave address sequence
JP5072558B2 (en) Data processing device
CN102025380B (en) Quadratic permutation polynomial interleaver address generation device and method
JP4629198B2 (en) Arithmetic apparatus and arithmetic method
JP2878714B2 (en) Serial access memory
KR100243754B1 (en) Parameter changing apparatus of convolution interlever

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20190404