Przedmiotem wynalazku jest uklad przetwarzania sygnalu wizyjnego, zwlaszcza wynalazek dotyczy wyjsciowych obwodów przeznaczonych do wysterowywania urzadzen odtwarzajacych ob¬ raz, stosowanych w urzadzeniach wytwarzajacych sygnaly wizyjne, w których stosowane jest cyfrowe przetwarzanie sygnalów wizyjnych.Systemy cyfrowego przetwarzania sygnalów telewizyjnych obecnie wdrazane przez Miedzy¬ narodowa Grupe do Spraw Pólprzewodników /Preiburg, RFN/ firmy International Telephone and Telegraph Corporation sa opisane w publikacji ITT Corporation zatytulowanej "VLSI Digital TV System - DIGIT 2000" /"Cyfrowe telewizyjne systemy o bardzo duzej skali integracji - DIGIT 2000"/. W tym systemie sygnaly wizyjne obrazu kolorowego, po ich przeksztalceniu w sygnaly cyfrowe /binarne/, sa przeksztalcane w sygnaly analogowe za pomoca przetwornika cyfrowo-analogowego przez ich doprowadzeniem do kineskopu odtwarzajacego obraz. Analogo¬ we sygnaly wizyjne obrazu kolorowego sa doprowadzane do kineskopu przez analogowe wzmac¬ niacze buforowe i przez wizyjne wzmacniacze wysterowujace kineskop, które to wzmacniacze wyjsciowe wytwarzaja wyjsciowe sygnaly wizyjne o wysokim poziomie niezbednym dla wystero¬ wania elektrod sterujacyoh intensywnoscia kolorów kineskopu.W wymienionej powyzej publikaoji uznano za niezbedne opracowanie takiego cyfrowego ukladu przetwarzania sygnalów wizyjnych, w którym funkcje wyjsciowego przetwornika cyfro¬ wo-analogowego i wzmacniacza wysterowujacego kineskop bylyby polaczone, co wyeliminowalo¬ by koniecznosc zastosowania stopnia analogowego wzmacniacza wysterowujacego kineskop, a przy tym przyczyniloby sie do wyeliminowania wielu problemów, wynikajacych ze stosowania analogowych stopni wysterowujacych kineskop.Przedmiotem wynalazku jest cyfrowy uklad przetwarzania sygnalu wizyjnego, obejmujacy przetwornik analogowo-cyfrowy, dolaczony do wyjscia zródla analogowych sygnalów wizyjnych,2 150 252 cyfrowe obwody prze twarzania sygnalów wizyjnych, obejmujace cyfrowe obwody przetwarzania sygnalów luminancji i chrominancji oraz sygnalów zawierajacych informacje, dotyczaca ele¬ mentów obrazu oraz obwody do wytwarzania cyfrowych sygnalów kolorów podstawowych, które to obwody cyfrowe przetwarzania sygnalów wizyjnych sa dolaczone do wyjscia przetwornika analogowo-cyfrowe go, oraz obwody zalaczone miedzy wyjsciem cyfrowych obwodów przetwarza¬ nia sygnalów wizyjnych a elektrodami sterujacymi intensywnoscia kolorów kineskopu, prze¬ znaczone do przeksztalcania cyfrowych sygnalów kolorów podstawowych w sygnaly analogowe kolorów podstawowych i do wysterowywania elektrod sterujacych intensywnoscia kolorów ki¬ neskopu. Zgodnie z wynalazkiem, obwody zalaczone miedzy wyjsciami cyfrowych obwodów prze¬ twarzania sygnalów wizyjnych, na Których sa uzyskiwane cyfrowe sygnaly kolorów podstawo¬ wych a elektrodami sterujacymi intensywnoscia kolorów kineskopu tworza jednolite uklady obwodów cyfrowo-analogowych, z ictórych kazdy uklad siclada sie z zalaczonego na wejsciu obwodu interfejsowego, majacego co najmniej tyle wejsc i tyle wyjsc, ile bitów ma cyfro¬ wy sygnal koloru podstawowego, dla którego przetwarzania jest przeznaczony uklad, prze¬ laczników, których liczba odpowiada liczbie bitów skladajacych sie na cyfrowy sygnal ko¬ loru podstawowego, dla którego przetwarzania jest przeznaczony uklad, oraz z tranzysto¬ rów wyjsciowych, których liczba odpowiada liczbie przelaczników. Przy tym wejscie steru¬ jace kazdego z przelaczników jest dolaczone do jednego z wyjsc wejsciowego obwodu inter¬ fejsowego, pierwsze wyjscie - z elektroda wejsciowa jednego z tranzystorów wyjsciowych, którego elektroda wyjsciowa polaczona z elektrodami wyjsciowymi pozostalych tranzystorów wyjsciowyoh jest dolaczona do zacisku wyjsciowego, do którego jest dolaczone wspólne ob¬ ciazenie wszystkich tranzystorów wyjsciowych, do którego to obciazenia dolaczona jest odpowiednia elektroda sterujaca intensywnoscia kolorów kineskopu, a elektroda sterujaca tranzystora sterujacego polaczona z elektrodami sterujacymi pozostalych tranzystorów wyjsciowych jest dolaczona do zródla napiecia odniesienia. Przy tym do wejscia kazdego z przelaczników jest dolaczone przyporzadkowane mu binarne zródlo pradowe, stalych wazonych, a drugie wyjscia przelaczników sa polaczone razem i dolaczone do drugiego zacisku wyjscio¬ wego, do którego jest dolaczone wspólne drugie obciazenie. Do zacisku wyjsciowego, do którego dolaczone jest elektroda sterujaca intensywnoscia koloru kineskopu jest dolaczony stalopradowy obwód stabilizujacy.Korzystnym jest, gdy stalopradowy obwód stabilizujacy sklada sie z tranzystora, które¬ go elektroda sterujaca jest dolaczona, poprzez wzmacniacz operacyjny i poprzez dzielnik napiecia, do wspólnego obciazenia tranzystorów wyjsciowych, a poprzez kondensator - do wspólnego punktu ukladu, elektroda wyjsciowa jest dolaczona do zacisku wyjsciowego pola¬ czonego ze wspólnym obciazeniem tranzystorów wyjsciowych, a elektroda wejsciowa jest do¬ laczona do wspólnego punktu polaczenia wszystkich zródel pradowych stalych wazonych, przy czym pierwsze wejscie wzmacniacza operacyjnego jest dolaczone do dzielnika napiecia, dru¬ gie wejscie - do zródla napiecia odniesienia, a wejscie sterujace - do zródla impulsów próbkujacych.Korzystnym jest przy tym, gdy wejscia przelaczników sa polaczone, poprzez przyporzad¬ kowane im zródla pradowe stalych wazonych, ze zródlem napiecia regulacji wzmocnienia.Korzystnym jest oprócz tego, gdy wejscia przelaczników sa polaczone, poprzez przyporzad¬ kowane im zródla pradowe stalych wazonych, z ukladem regulacji kontrastu obrazu i równo¬ wagi bieli. Korzystnym jest równiez, gdy kazdy z tranzystorów wyjsciowych jest tranzysto¬ rem polowym zrealizowanym w technologii VM0S.Przy tym elektrody wejsciowe tranzystorów wyjsciowych sa zródlami, elektrody wyjscio¬ we sa drenami, a elektrody sterujace sa bramkami tranzystorów polowych zrealizowanych w technologii VM0S» Rozwiazanie wedlug wynalazku umozliwia wyeliminowanie koniecznosci stosowania odreb- nyoh obwodów przetwarzania cyfrowo-analogowego sygnalów i wyjsoiowych obwodów analogo¬ wych wzmacniaczy buforowych i wysterowujacych. Rozwiazanie wedlug wynalazku zapewnia rów¬ niez mozliwosc realizacji polaczonych obwodów przetwarzania analogowo-oyfrowego i wzmac-150 252 3 niaczy wyjsciowyoh w technologii ukladów scalonych o odpowiednio duzej skali integracji.To z kolei, zwieksza niezawodnosc dzialania urzadzenia, w którego 8klad wchodza uklady wedlug wynalazku.Cyfrowy uklad przetwarzania sygnalu wizyjnego wedlug wynalazku, w przykladzie reali¬ zacji, jest odtworzony na rysunku, na którym fig. 1 przedstawia czesc odbiornika tele¬ wizji kolorowej zawierajaca cyfrowo-analogowy przetwornik/stopie ii wysterowujacy wedlug wynalazku, fig. 2a-2c przedstawiaja szczególowy schemat czesci przetwornik/stopien wy¬ sterowujacy z fig. 1, fig. 3 przedstawia uklad stabilizacji wyjsciowego poziomu stalo- pradowego dla ukladu przetwornik/stopien wysterowujacy z fig* 1, fig. 4 przedstawia uklady regulacji kontrastu i równowaznego poziomu bialego polaczone z ukladem przetwor¬ nik/stopien wysterowujacy z fig. 1, a fig. 5a i 5b przedstawiaja obwody wyjsciowe, któ¬ re moga byc zastosowane w ukladzie przetwornik/stopien wysterowujacy z fig. 1.Na figurze 1 analogowe sygnaly wizyjne obrazu kolorowego ze zródla 10 sa przeksztal¬ cane w sygnaly cyfrowe /binarne/ za pomoca przetwornika analogowo-cyfrowego 12. Sygnaly cyfrowe z przetwornika a nalogowo-cyfrowego 12 sa przetwarzane przez cyfrowe obwody prze¬ twarzania sygnalu wizyjnego 14, obejmujace obwody przetwarzania sygnalów luminancji i chrominancji oraz obwody przeznaczone do sumowania przetworzonych sygnalów luminancji i chrominancji i wytwarzania sygnalów kolorów podstawowych r, g, b. W tym przykladzie rea¬ lizacji wynalazku kazdy z sygnalów kolorów podstawowych r, g, b jest prezentowany jako osmiobitowy binarny sygnal oyfrowy /2°, ..., 2 /. Te sygnaly sa doprowadzane do wejsc binarnych obwodów cyfrowo-analogowych przetwornik/stopien wysterowujacy 20 R, 20 G, 20 B odpowiednio. Wyjsciowe wysokonapieciowe sygnaly analogowe Rf G, B ze stopni wyste- rowujacych ukladów 20 R, 20 G, 20 B sa odpowiednio bezposrednio doprowadzane do elek¬ trod sterujacych intensywnoscia kolorów kineskopu kolorowego 25» Poniewaz uklad przetwor¬ nik/stopien wysterowujacy ma stopnie o podobnej budowie i podobne dzialanie, szczególowo opisane jest tylko budowa i dziplanie jednego stopnia wyaterowujacego 20 R.Osmiobitowy sygnal cyfrowy /2 , ••», 2 / koloru podstawowego r jest doprowadzany do wejsciowego obwodu interfejsowego 30, zawierajacego obwody wzmacniaczy buforowych oraz obwody rejestrów przesuwajacych. Obwód interfejsowy 30 wraz z zawartymi w nim obwodami stanowi czesc wlasciwego ukladu przetwornik/stopien wysterowujacy, przy czym zawarte w nim obwody zapewniaja logiczna kompatibilnosc poprzez przesuniecie poziomów logicznych sygnalów cyfrowych uzyskiwanych obwodów przetwarzania sygnalu wizyjnego 14 do poziomów logicznych odpowiednich do wymagan innyoh obwodów ukladu przetwornik/stopien wysterowu¬ jacy.Wyjsciowe sygnaly cyfrowe z obwodu interfejsowego 30 sa odpowiednio doprowadzane do wejsc sterujacych elektronicznych przelaczników pradowych S0-S7 /przedstawionych, celem uproszczenia schematu, jako przelaczniki elektromechaniczne/, których wejacia sa odpo¬ wiednio polaczone z binarnymi zródlami pradowyoh stalyoh wazonych 10-17. Kazdy z prze¬ laczników S0-S7 na dwa wyjscia: pierwsze i drugie. Pierwsze wyjscia tych przelaczników sa polaczone razem i poprzez zacisk T1 sa dolaczone do rezystora 32. Drugie wyjscia sa polaczone, kazde z osobna, ze zródlami odpowiednio dolaczonych wysokonapieciowych tran¬ zystorów wyjsciowych zrealizowanych w technologii MOS Q0-Q7, które korzystnie sa tran¬ zystorami polowymi o kanale wzbogaconym MOS z rowkiem trójkatnym takimi, jak BS 107, wytwarzanymi przez firme ITT, Freiburg, RFN, lub BSS 99 wytwarzanymi przez firme Sie¬ mens , Monachium, RFN.Tranzystory polowe MOS z rowkiem trójkatnym maja strukture pionowa w przeciwienstwie do tranzystorów o strukturze liniowej. Tranzystory te Q0-Q7 aa zalaozone wzajemnie rów¬ nolegle i moga byc z reguly utworzone na wspólnym podlozu w technologii ukladów scalo- nyoh oddzielnie albo tez razem z przelaoznikami S0-S7, zródlami pradowymi 10-17 i obwo¬ dem interfejsowym 30.Tranzystory wyjsciowe Q0-Q7 zrealizowane w technologii MOS z rowkiem trójkatnym maja dreny i zródla usytuowane wzdluz osi pionowej /w przeciwienstwie do tranzystorów o struk¬ turze liniowej, których bramki, zródla i dreny sa usytuowane na jednej powierzchni/.4 150 252 Bramki tranzystorów wyjsciowych Q0-Q7 sa polaczone ze soba i dolaczone do zacisku +V zródla napiecia odniesienia, a wyjsciowe ich elektrody - dreny - sa polaczone ze soba i dolaczone do zacisku T2, do którego jest dolaczone wyjsciowe obciazenie 35, na którym uzyskuje sie wysokopoziomowy sygnal analogowy R. Tak wiec tranzystory Q0-Q7 sa zalaczo¬ ne w ukladzie o wspólnej bramce, jako wzmacniacze pradu o wspólczynniku wzmocnienia rów¬ nym jedynce.Prady ze zródel 10-17 sa kierowane za posrednictwem przelaczników S0-S7 do zacisku T1 i rezystora 32, albo do wyjsciowych tranzystorów Q0-Q7f w zaleznosci od stanu prze¬ laczników S0-S7, które sa wyznaczane stanem logicznym binarnych sygnalów wyjsciowych /2°, ..., 2 / z obwodu interfejsowego 30. Napiecie analogowe wysterowujace katode kines¬ kopu uzyskuje sie na zacisku T2 jako funkcje wartosci rezystancji obciazenia 35 i wartos¬ ci polaczonych pradów drenów wyjsciowych tranzystorów Q0-Q7, przeplywajacych przez rezys¬ tor 35. Nalezyte tlumienie skladowych wielkiej czestotliwosci sygnalu uzyskiwanego na za¬ cisku T2 jest realizowane przez rezystor obciazajacy 35 i pojemnosc katody kineskopu.Spadek napiecia na rezystorze 32 odpowiadajacy napieciu na zacisku T1 jest komplemen¬ tarnie sfazowany wzgledem napiecia wysterowujace go katode kineskopu uzyskiwanemu na re¬ zystorze 35 i moze byc wykorzystany w niektórych przypadkach, na przyklad wówczas, gdy pozadane jest kontrolowanie napiecia wysterowujac ego katode kineskopu po stronie mniej¬ szych napiec, lub gdy sygnal komplementarny ma byc wykorzystywany dla celów przetwarza¬ nia sygnalów, to znaczy w polaczeniu z kompensacja znieksztalcen czestotliwosciowych w zakresie górnych czestotliwosci. Czesc wyjsciowego sygnalu wizyjnego uzyskiwanego na za¬ cisku T2 jest sumowana z sygnalem komplementarnym uzyskiwanym na rezystorze 32, co ma na celu wytworzenie wynikowego sygnalu wielkiej czestotliwosci odwzorowujacego skladowe o czestotliwosciach mieszczacych sie w górnej czesci zakresu, których moze brakowac w wyjs¬ ciowym sygnale wizyjnym wysterowujacym katode na skutek oddzialywania pojemnosci pasozy¬ tniczych obwodu wyjsciowego. Sygnal wynikowy jest doprowadzany do wejscia stopnia wyste- rowujacego celem skompensowania deficytu skladowych o wiekszych czestotliwosciach w syg¬ nale wizyjnym.Opisany wysokonapieciowy uklad przetwornik/stopien wysterawujacy jest zdolny zasadniczo do wysterowania elektrody katodowej kineskopu bezposrednio, bez potrzeby stosowania do¬ datkowych stopni wzmacniajacych zalaczonych po ukladzie przetwornik/stopien wysterowuja- cy, oraz moze byc zrealizowany w technologii ukladów scalonych. Poza tym opisany stopien wysterowujacy ma te korzystna wlasciwosc, ze eliminuje wiele problemów, jakie sa zwiaza¬ ne z zastosowaniem analogowych stopni wysterowujacych kineskop. Na przyklad, stopnie ana¬ logowe wysterowujace kineskop moga byc nielinearne, jezeli nie sa skompensowane poprzez ich objecie sprzezeniem zwrotnym. Jednakze zastosowanie sprzezenia zwrotnego moze spowodo¬ wac pogorszenie sie stabilnosci, szczególnie w przypadku szerokopasmowych stopni wystero¬ wujacych. Analogowe stopnie wysterowujace równiez odznaczaja sie niejednakowymi czasami narastania i opadania sygnalu, a w warunkach duzego sygnalu moga sie zatykac tak, ze przez pewien czas przestaja spelniac swoje funkcje, o ile nie jest zastosowane sprzezenie zwrotne.Na figurze 2a przedstawiono przyklad wykonania jednego z przelaczników pradowych z fig. 1 zrealizowanego z wykorzystaniem tranzystorów bipolarnych, mianowicie przelacznika S7.Bipolarny przelacznik pradowy sklada sie z tranzystorów npn 40 i 41 zalaczonyoh w ukladzie o polaczonych razem emiterach i o wejsciach róznicowych. Sygnaly bedace w przeciwfazie z tych wyjsc obwodu interfejsowego 30 z fig. 1, na których uzyskuje sie sprzezona informacje binarna odpowiadajaca bitowi 2 , sa doprowadzane do baz tranzystorów 40 i 41 tak, ze wyjs¬ ciowe prady kolektorowe tranzystorów 40 i 41 zmieniaja sie dokladnie przeciwsobnie. Prady, które przeplywaja przez tranzystory 40 i 41 sa pobierane ze zródla 17 o pradzie stalym.Wyjsciowy prad kolektorowy tranzystora 40 przeplywa przez obwód wejsciowej elektrody tran¬ zystora wyjsciowego Q7 z fig. 1, to znaczy przez obwód jego zródla, a wyjsciowy prad kolek- tronowy tranzystora 41 jest doprowadzany do zacieku T1 i przeplywa przez rezystor 32 z fig. 1.150 252 5 Na figurze 2b przedstawiono inny przyklad wykonania jednego z przelaczników pradowych z fig. 1, zrealizowanego z wykorzystaniem tranzystorów polowych MOS, mianowicie przela¬ cznika S7. Ten przelacznik pradowy zawiera pare tranzystorów MOS 42 i 43 wlaczonych w ukladzie o polaczonych zródlach. Do tych tranzystorów prady robocze sa dostarczane ze zródla pradowego 17 i sa one pobudzane jednym sygnalem jako sygnalem przelaczajacym do¬ prowadzanym do bramki tranzystora 43* Sygnal przelaczajacy jest wytwarzany z binarnego 7 bitu informacyjnego 2 i jest dostarczany przez obwód interfejsowy 30 /fig. 1/. Wyjscio¬ we prady z drenów tranzystorów 42 i 43 sa odpowiednio doprowadzane do wejsciowej elektro¬ dy /zródla/ tranzystora wyjsciowego Q7 z fig. 1, oraz do zacisku T1 i rezystora 32 /fig. 1/. W odróznieniu od ukladu z fig. 2a rezystor 32 jest wlaczony miedzy zaciskiem T1 i punktem o potencjale dodatnim.Na figurze 2c przedstawiono schemat ideowy ukladu dla zródel 10-17 binarnych pradów wazonych z fig. 1. Kazde zródlo pradowe zawiera tranzystor npn taki, jak tranzystor 50 dla zródla pradowego 17, którego wyjscie kolektorowe jest polaczone z odpowiednim prze¬ lacznikiem pradowym, a emiter jest dolaczony do binarnego rezystorowego wazacego w sto¬ sunku R/2R obwodu drabinkowego. Wspólczynnik przenoszenia zródel pradowych moze byc re¬ gulowany w zaleznosci od napiecia GC regulacji wzmocnienia, doprowadzanego poprzez wzmac¬ niacz 52 do bazy kazdego z tranzystorów npn bedacych zródlami pradowymi. Zgodnie z tym wspólczynnik przenoszenia uklaau przetwornik cyrrowo-analogowy/stopien wysterowujacy z fig. 1 moze zmieniac sie jako funkcja wartosci napiecia regulujacego GC, które moze byc na przyklad, napieciem regulacji kontrastu uzyskiwanym z ukladu regulacji kontrastu uru¬ chamianego przez telewidza.Na figurze 3 przedstawiono schemat wyjsciowego stslopradowego obwodu stabilizujacego stosowanego w polaczeniu z ukladem przetwornik/stopien wysterowujacy, zawierajacym tran¬ zystory wyjsciowe Q0-Q7 z fig. 1, na którym to schemacie elementy pelniace takie same funkcje, jak w przypadku ukladu przedstawionego na fig. 1, sa oznaczone tymi samymi sym¬ bolami liczbowymi. Stalopradowy obwód stabilizujacy kompensuje zmiany napiecia zasilania B+ oraz tetnienia o czestotliwosci odchylania pola nakladajace sie na napiecie zasilaja¬ ce B+ i eliminuje potrzebe stabilizacji napiecia zasilajacego B+.Stalopradowy obwód stabilizujacy zawiera wzmacniacz operacyjny 62, który jest kluczo¬ wany tak, aby przewodzil prad w ciagu kazdego przedzialu czasowego wygaszania linii w odpowiedzi na impuls próbkujacy SP, który obejmuje tak zwany "tylny próg" kazdego impul¬ su wygaszania linii. Gdy wzmacniacz operacyjny 62 jest ustawiony przez impuls próbkujacy SP w stan przewodzenia, wówczas porównuje on napiecie wejsciowe doprowadzane ze zródla napiecia odniesienia 65 z napieciem wejsciowym doprowadzanym z punktu polaczenia rezysto¬ rów 60 i 61 dzielnica napiecia. Rezystory 60 i 61 sa polaczone z katodowym obwodem kine¬ skopu i wysterowuja rezystor obciazenia 35 tak, ze napiecie w punkcie polaczenia rezysto¬ rów 60 i 61 odwzorowuje wartosc stalopradowego poziomu wyjsciowego stopnia wysterowuja- cego w przedziale wygaszania linii, gdy nie wystepuje modulacja sygnalu wizyjnego. Sygnal bledu bedacy odwzorowaniem róznicy wartosci sygnalów wejsciowych wzmacniacza operacyjnego 62 jest zapamietywany przez kondensator 68 i doprowadzany do bramki wysokonapieciowego tranzystora sterujacego Q8 bedacego tranzystorem polowym MOS zrealizowanym w technologii V-M0S. Sygnal bledu zmienia warunki przewodzenia tranzystora Q8 tak, ze prad w rezystorze obciazajacym 35 zmienia sie w kierunkru, redukujacym róznice miedzy poziomami napiec wejs¬ ciowych wzmacniacza 62 do minimum. Na skutek tego uzyskuje sie stabilizacje poziomu wyga¬ szania linii oraz poziomu stalopradowego na zacisku wyjsciowym T2. Tak, poprzez dzialanie zwrotne obwodu stabilizujacego obejmujacego wzmacniacz 62 i tranzystor Q8, podtrzymuje sie napiecie wejsciowe wzmacniacza 62 na zasadniczo jednakowych poziomach, których wartos¬ ci odpowiadaja wymaganemu zasadniczo stalemu stalopradowemu poziomowi spoczynkowemu na zacisku wyjsciowym T2.Rezystor 61 dzielnika napiecia jest dobierany dowolnie, jak pokazano, aby zapewnic srodki do recznego regulowania polaryzacji stalopradowej katody kineskopu odpowiadajacej6 150 252 potencjalowi zacisku T2« Poprzez regulacje wartosci rezystancji rezystora 61 mozna usta¬ lic wymagany poziom polaryzacji katody kineskopu poprze z oddzialywanie stalopradowego obwodu stabilizujacego ze sprzezeniem zwrotnym.Regulacja kontrastu obrazu i regulacja równowagi bieli sa realizowane, jak pokazano na schemacie przedstawionym na fig* 4, w odniesieniu do Kazdego z ukladów przetwornik/ stopien wysterowujacy 20R, 20G, 20B. W przypadku kazdego stopnia wysterowujacego sygna¬ ly wejsciowe +VR i -VR odpowiadaja stowarzyszonym sygnalom wejsciowym uzyskiwanym z od¬ powiednich zródel pradowych, jak pokazano i omówiono powyzej w odniesieniu do fig. 2c.Regulowany przez telewidza potencjometr 71 stanowi zródlo analogowego napiecia regulacji kontrastu CC uzyskiwanego na suwaku potencjometru 71• Napiecie regulacji kontrastu CC jest doprowadzane poprzez wzmacniacz buforowy 70 do wejscia +VR zródla pradowego kazdego stopnia wysterowu jacego poprzez regulowane rezystory 72a, 72b, 72c. Te regulowane rezys¬ tory sluza jako elementy recznej regulacji równowagi bieli dla osobnego regulowania wspól¬ czynnika przenoszenia stopni wysterowujacych w trakcie strojenia ukladu przez producenta tak, aby kineskop w nalezyty sposób odtwarzal elementy bieli w odtwarzanym na ekranie ob¬ razie w odpowiedzi na wejsciowy sygnal wizyjny odwzorowujacy Hbialy" obraz. W ten sposób wspólczynnik przenoszenia kazdego stopnia wysterowujacego moze zmieniac sie w sposób cha¬ rakterystyczny dla sygnalu analogowego zgodnie z ustawieniem potencjometru 71 regulacji kontrastu oraz odpowiednio regulowanych rezystorów 72a, 72b, 72c poprzez regulacje warun¬ ków przewodzenia zródel pradowych 1Q,,.., 17 dla kazdego stopnia wysterowu jacego, jak po¬ kazano na fig* 2c.Taki sposób analogowej regulacji wspólczynnika przenoszenia w cyfrowym ukladzie prze¬ twarzania sygnalów wizyjnych ma taka zalete, ze nie wymaga jednego i wiecej cyfrowych bi¬ tów informacyjnych /na przyklad, raczej 9 bitów niz 8 bitów/ dla dodatkowego zakresu dyna¬ micznego potrzebnego do regulacji kontrastu i regulacji rówtaowagi bieli. W ten sposób opi¬ sany mechanizm regulacji wspólczynnika przenoszenia zachowuje cyfrowe bity informacyjne i eliminuje potrzebe rozbudowy cyfrowego ukladu przetwarzajacego i wiekszego skomplikowa¬ nia ukladu.Na figurach 5a i 5b przedstawione sa schematy nadajacych sie do ewentualnego zastoso¬ wania obwodów buforowych, które pozwalaja polepszyc charakterystyke przenoszenia stopnia wysterowujacego w górnej czesci pasma czestotliwosciowego zajmowanego przez sygnal wizyj¬ ny. W szczególnosci przedstawione obwody buforowe pozwalaja zwiekszyc wartosc impedancji obciazenia stopnia wysterowujacego /rezystor 35 na fig. 1/ bez powodowania nadmiernych strat informacji w zakresie górnych czestotliwosci pasma przenoszenia.Na figurze 5a tranzystory npn 80 i tranzystor pnp 81 sa polaczone jako komplementarny stopien wtórnika emiterowego z polaczonymi razem bazami dolaczonymi do zacisku wyjscio¬ wego T2 stopnia wysterowujacego i z wyjsciami emiterowymi polaczonymi z katoda kineskopu.Na fig. 5b przedstawiono schemat wyjsoiowego obwodu buforowego o obciazeniu aktywnym za¬ wierajacego tranzystor npn 85 i diode 86 polaczone jak pokazano. Komplementarny stopien wtórnika emiterowego z fig. 5a jest bardziej przydatny dla zastosowania, gdyz ma bardziej symetryczna charakterystyke przenoszenia.Zastrzeze ni a patentowe 1. Cyfrowy uklad przetwarzania sygnalu wizyjnego, obejmujacy przetwornik analogowo- -cyfrowy, dolaczony do wyjscia zródla analogowyoh sygnalów wizyjnych, cyfrowe obwody przetwarzania sygnalów wizyjnych, obejmujace cyfrowe obwody przetwarzania sygnalów lumi- nanoji i chrominancji oraz sygnalów zawierajaoych informacje dotyczaca elementów obrazu oraz obwody do wytwarzania cyfrowych sygnalów kolorów podetawowyoh, które to obwody cyf¬ rowe przetwarzania sygnalów wizyjnyoh sa dolaczone do wyjscia przetwornika analogowo- -cyfrowego, oraz obwody zalaczone miedzy wyjsciem cyfrowyoh obwodów przetwarzania sygna¬ lów wizyjnych a elektrodami sterujacymi intensywnoscia kolorów kineskopu, przeznaczone do przeksztalcania cyfrowyoh sygnalów kolorów podstawowych w sygnaly analogowe kolorów pod-150 252 7 stawowych 1 do wysterowywanla elektrod sterujacych intensywnoscia kolorów kineskopu, znamienny tym, ze obwody /20R, 20G, 20B/ zalaczone miedzy wyjsciami cyfro- wyoh obwodów /14/ przetwarzania sygnalów wizyjnych, na lctórych uzyskiwane sa cyfrowe sygnaly kolorów podstawowych /r, g, b/9 a elektrodami sterujacymi intensywnoscia kolo¬ rów Kineskopu /25/ tworza jednolite uklady obwodów cyfrowo analogowych, z których kaz¬ dy uklad /20R, 20G, 20B/ sklada sie z zalaczonego na wejsciu obwodu interfejsowego /30/, majacego co najmniej tyle wejsc i tyle wyjsc, ile bitów ma cyfrowy sygnal koloru podsta¬ wowego /r, g, b/, dla którego przetwarzania jest przeznaczony uclad /20R, 20G, 20B/, z przelaczników /S0-S7/, któryoh liczba odpowiada liczbie bitów skladajacych sie na cyfro¬ wy sygnal koloru podstawowego /r, g, b/, dla którego przetwarzania jest przeznaczony uklad /20R, 20G, 20B/, oraz z tranzystorów wyjsciowych /Q0-Q7/f których liczba odpowia¬ da liczbie przelaczników /S0-S7/, przy czym wejscie sterujace kazdego z przelaczników /S0-S7/ jest dolaczone do Jednego z wyjsc wejsciowego obwodu interfejsowego /30/, pier¬ wsze wyjscie - z elektroda wejsciowa jednego z tranzystorów wyjsciowyoh /Q0-Q7/, którego elektroda wyjsciowa, polaczona z elektrodami wyjsciowymi pozostalych tranzystorów wyjs¬ ciowyoh /Q0-Q7/f jest dolaozona do zacisku wyjsciowego /T2/, do którego jest dolaczone wspólne obciazenie /35/ wszystkich tranzystorów wyjsciowych /Q0-Q7/f do którego to ob¬ ciazenia /35/ dolaczona jest odpowiednia elektroda sterujaca intensywnoscia koloru kine¬ skopu /25/, a elektroda sterujaca, polaczona z elektrodami sterujacymi pozostalych tran¬ zystorów wyjsciowyoh /Q0-Q7/ jest dolaczona do zródla napiecia odniesienia /+V/, przy czym do wejscia kazdego z przelaczników /S0-S7/ jest dolaczone przyporzadkowane mu binar¬ ne zródlo pradowe /I0-I7/ stalych wazonych, a drugie wyjsoia przelaczników /S0-S7/ sa po¬ laczone razem i dolaczone do drugiego zacisku wyjsciowego /T1/, do którego jest dolaczone wspólne drugie obciazenie /32/. 2. Uklad wedlug zastrz. 1, znamienny tym, ze do zacisku wyjsciowego /T2/, do którego dolaczona jest elekt oda sterujaca intensywnoscia koloru kineskopu /25/ jest dolaczony stalopradowy obwód stabilizujacy. 3. Uklad wedlug zastrz. 2, znamienny tym, ze stalopradowy obwód stabili¬ zujacy sklada sie z tranzystora /Q8/, którego elektroda sterujaca jest dolaczona poprzez wzmacniacz operacyjny /62/ i poprzez dzielnik napiecia /60, 61/ do wspólnego obciazenia /35/ tranzystorów wyjsciowych /Q0-Q7/f a poprzez kondensator /68/ - do wspólnego punktu ukladu, elektroda wyjsciowa jest dolaczona do zacisku wyjsciowego /T2/ polaczonego ze wspólnym obciazeniem /35/ tranzystorów wyjsciowych /Q0-Q7/, a elektroda wejsciowa jest dolaczona do wspólnego punktu polaczenia wszystkich zródel pradowych /I0-I7/ stalych wa¬ zonych, przy czym pierwsze wejscie wzmacniacza operacyjnego /62/ jest dolaczone do dziel¬ nika napiecia /60, 61/, drugie wejscie - do zródla napiecia odniesienia /65/, a wejscie sterujace - do zródla impulsów próbkujacych /SP/.A* Uklad wedlug zastrz. 1, znamienny tym, ze wejscia przelaczników /S0-S7/ sa polaczone, poprzez przyporzadkowane im zródla pradowe /I0-I7/, ze zródlem /GC/ napiecia regulacji wzmocnienia. 5. Uklad wedlug zastrz. 1, znamienny tym, ze wejscia przelaczników /S0-S7/ sa polaczone, poprzez przyporzadkowane im zródla pradowe /I0-I7/ stalych wazonych, z ukladem regulacji kontrastu obrazu i równowagi bieli. 6. Uklad wedlug zastrz. 1, znamienny tym, ze kazdy z tranzystorów wyjs¬ ciowych /Q0-Q7/ jest tranzystorem polowym zrealizowanym w technologii VM0S. 7. Uklad wedlug zastrz. 6, znamienny tym, ze elektrody wejsciowe tranzys¬ torów wyjsciowych /Q0-Q7/ sa zródlami, elektrody wyjsciowe sa drenami, a elektrody steru¬ jace sa bramkami tranzystorów polowych zrealizowanych w technologii VM0S.150 252150 252 Fig.2a +v.o-|M2 43JI -Tl ^32 r -v ~ 30 -TL ?7 Fig.2b Fig.2c150 252 Fig.3 72o +VR ,70 Fig.4 L p20R r^ 72b +VR V 20G LSuz^-wJX^-t2ob T2-* ^7£. 5(7 35 ^ T2- K* 86 60 Fig.5b Zaklad Wydawnictw UP RP. Naklad 100 egz.Cena 1500 zl PL