NL8801541A - Datatransmissieketen. - Google Patents

Description

* 883039/AA/cd «r

Korte aanduiding: Datatransmissieketen.

De uitvinding heeft betrekking op een datatransmissieketen voor gebruik in halfgeleidergeheugeneenheden en in het bijzonder op een verbeterde datatransmissieketen voor het overdragen van datasignalen uit een data-ingangs-5 buffer naar een paar ingangs/uitgangs- (hierna aangeduid als "I/O") buslijnen in een CMOS dynamisch willekeurig toegankelijk geheugen (hierna aangeduid als "DRAM") eenheid.

Conventioneel omvat een CMOS DRAM-eenheid de 10 data-ingangsbuffer die geaktiveerd wordt in een schrijfcyclus en die ingangsdatasignalen met TTL (transistor - transistorlogica)-niveau's omzet in datasignalen met CMOS logica-niveau's. De data-ingangsbuffer levert ware respektievelijk complementaire uitgangsdatasignalen 15 op databuslijnen, en signalen van het paar databuslijnen worden respektievelijk naar een paar I/O buslijnen verzonden.

Daarna worden de ware en complementaire signalen op de I/O buslijnen respektievelijk overgedragen op een paar corresponderende buslijnen via een paar overdrachts-20 poorten die respektievelijk verbonden zijn met de I/O

buslijnen en die ingeschakeld worden door een kolomadres-signaal via een aftastversterker. Een van de datasignalen op het bitlijnpaar wordt geschreven in een geheugencel die gekozen wordt door een door een rij-adresdecoder 25 geleverd rij-adressignaal.

Omdat echter bijvoorbeeld in DRAM-eenheden, zoals een 1 Mbit DRAM, zowel het databuslijnpaar en het 1/0 buslijnpaar zich over een grote afstand van de data-ingangsbuffer naar het bitlijnpaar uit oogpunt 30 van de ketenrangschikking uitstrekken moet de data-ingangsbuffer de belasting dragen van het sturen van één van de databuslijnparen met een parasitaire capaciteit van ongeveer 1,5 pF per lijn en de corresponderende 1/0 buslijn met ongeveer 3 pF tot 4 pF per lijn als 35 belasting.

$ f r t f 4. ^ ΐ -2-

Ter toelichting van de bezwaren van bekende eenheden is in figuur 1 een blokschema van een datatrans-missieketen getoond. In fig. 1 wordt het via de data-ingangsbuffer 10 in de keten gelezen datasignaal uitge-5 voerd als een paar ware en complementaire datasignalen DIN en DIN met MOS logicaniveau, en de signalen DIN en DIN worden respektievelijk naar een paar databuslijnen 11 en 12 gekoppeld. De signalen DIN en DIN worden respek-tievelijk naar de I/O buslijnen 13 en 14 gekoppeld via 10 een paar transmissietransistors 1 en 2 die ingeschakeld worden door het overdrachtspoortbesturingskloksignaal op een poortlijn 16 dat opgewekt wordt in combinatie met een schrijfvrijgeefsignaal en kolomadressignalen.

De naar de I/O buslijnen 13 en 14 overgedragen datasignalen 15 worden geleverd aan een paar bitlijnen 61 respektievelijk 60 via een paar transmissietransistors 44 en 43 die een overdrachtspoort 40 vormen die ingeschakeld wordt door het kolomadressignaal op een poortlijn 41 en via een aftastversterker 50. Daarna wordt een van de ware 20 en complementaire datasignalen op de bitlijnen 61 of 60 door middel van een rij adressignaal op een rij adreslijn 65 of 64 in een geheugencel 64 of 62 geschreven.

Een 1/0 aftastversterker 30, die alleen in een leescyclus werkt, versterkt één van de uit de geheugencellen 25 gelezen ware en complementaire datasignalen op de 1/0 buslijnen 13 en 14. Een vereffeningsketen 20 begint met vereffening van de 1/0 buslijnen 13 en 14 bij de voorlaadtijd van de lees- en schrijfcyclus.

De in fig. 1 getoonde datatransmissieketen moet 30 daarom de grote parasitaire capaciteit van de databuslijn en de corresponderende 1/0 buslijn als belasting aansturen om data-informatie in een geheugencel 62 of 63 te schrijven.

De data-ingangsbuffer moet daarom een stuurtransistor voor een grote stroom aan de uitgangstrap ervan omvatten 35 om de grote parasitaire capaciteit te laden, waardoor een lage overdrachtssnelheid en grote vermogensopname een gevolg zijn.

Een manier om de parasitaire capaciteit van de de grootste capaciteit gevende 1/0 bus te verlagen 8 ft f 1 " ί. *

fc, V - L

-3- was het op het schijfje (chip) verdelen van alle geheugen-cellen in een aantal blokken omvattende een bepaald aantal geheugencellen in overeenstemming met de integratie en dichtheid van geheugencellen. Een dergelijke toename 5 van het aantal verdeelde blokken vergroot het aantal I/O buslijnparen en de corresponderende transmissietransistors.

In een schrijfcyclus voor het lezen van de data-informatie tot in de geheugencelrij is er, hoeveel I/O buslijnparen er als gevolg van het aantal van dergelijke 10 verdeelde blokken ook zijn, geen probleem omdat slechts één van de 1/0 buslijnparen gekozen wordt en dat één van de datasignalen op het gekozen I/O buslijnpaar in een geadresseerde geheugencel opgeslagen wordt. Hoe groter de integratiedichtheid van geheugencellen is 15 des te ernstiger is echter het probleem van het testen van de geheugencellen wanneer de geheugeneenheid vervaardigd wordt. Dat wil zeggen dat de testtijd voor het schrijven van data-informatie in alle geheugencellen en voor het lezen van de opgeslagen informatie uit elke geheugencel 20 sterk toeneemt in afhankelijkheid van de toegenomen dichtheid van de geheugencellen. Voor het verkrijgen van een zeer snelle geheugenceltest moet daarom een aantal databits in geadresseerde geheugencellen geschreven worden en uit die geheugencellen gelezen worden. Omdat 25 de I/O buslijnparen met dezelfde aantallen met de data-ingangsbuffer gekoppeld moeten worden als het aantal in de geheugencellen geschreven databits zal in dit geval de belasting van de data-ingangsbuffer met het aantal van dergelijke databits toegenomen zijn. Tenslotte 30 zullen de afmetingen van de transistors voor het sturen van de I/O busparen bij de uitgangstrap van de data-ingangsbuf fer toegenomen zijn om het hoofd te bieden aan de toegenomen parasitaire capaciteit, waardoor de afmetingen van het schijfje zullen toenemen.

35 De datatransmissieketen voor het oplossen van de toegelichte problemen, zoals getoond in fig. 5, is beschreven in een Amerikaanse octrooiaanvrage met serienr. 067,016 met als titel "Data Transmission Circuit", die nu toegewezen is aan SEO SEUNG-MO en overgedragen is . BBC U4 1 % -4- aan onderhavige Aanvraagster. In fig. 5 zijn omkeerbuffer-ketens 70 en 80 voor het isoleren van databuslijnen 11 en 12 en I/O buslijnen 13, 14 respektievelijk verbonden tussen transmissiepoorten 1 en 2 en databuslijnen 13 5 en 14. In een voorlaadcyclus zullen alle transmissiepoorten 1 en 2 en de omkeerbufferketens 70 en 80 in responsie op een schrijfdataklok 0WDT uit blijven en zullen de beide I/O buslijnen 13 en 14 voorgeladen worden tot een potentiaal VDD door de werking van de voorladings-10 en vereffeningsketen. In een schrijfcyclus, nadat data DIN en DIN vanaf de data-ingangsbuffer 10 aan de databuslijnen 11 resp. 12 geleverd zijn, worden, in responsie op de klok 0WDT, de transmissiepoorten 1 en 2 en de omkeerketens 70 en 80 alle gestuurd voor het overdragen van de omgekeerde 15 data DIN en DIN op de 1/0 buslijnen 13 resp. 14. Hierdoor zal een afgenomen belasting van de data-ingangsbuffer verkregen worden als gevolg van het slechts verwerken van de databuslijnen 11 en 12 als belastingen. Deze datatransmissieketen kent geen probleem in een voorladings-20 proces waarbij de 1/0 buslijnen 13 en 14 tot de volle voedingspotentiaal VDD voorgeladen worden. Wanneer de 1/0 buslijnen 13 en 14 tot de halve potentiaal fVDD voorgeladen worden ondervindt de transmissieketen een nadeel van deze werking van de keten. D.w.z. dat in 25 een voorladingscyclus de P-kanaal MOS transistors 72 en 82 alle ingeschakeld worden als gevolg van een voorlading tot jVVD van de 1/0 buslijnen 13 en 14. Ook geldt dat in responsie op de klok 0WDT alle N-kanaal MOS transistors 71 en 81 ingeschakeld worden. Daarom, aannemende dat 30 de transistors 71 en 81 minder geleidend worden dan de transistors 72 en 82, kan de potentiaal van de lijnen 31 en 32 hoger zijn dan elke drempelspanning van de N-kanaal MOS transistors 75 en 85 waardoor, als gevolg van de geleiding van de N-kanaal MOS transistors 75 35 en 85, de voorlading van de 1/0 buslijnen 13 en 14 niet bewerkstelligd kan worden. De geleiding van de transistors 71, 72, 81 en 82 leiden daarbij ook tot vermogensopname.

Een doel van de uitvinding is het verschaffen van een verbeterde datatransmissieketen die een lagere . I8 o 1 b <i i -5- belasting op een data-ingangsbuffer in een schrijfcyclus kan verschaffen en bij elke voorladingspotentiaal van de I/O buslijnen zeker kan werken.

De uitvinding wordt toegelicht aan de hand van 5 de tekeningen. In de tekeningen tonen: fig. 1 een blokschema van een bekende datatrans-missieketen; fig. 2 een blokschema van een voorkeursuitvoeringsvorm van de uitvinding; 10 fig. 3 een schema van een keten van een gedeelte van het blokschema van fig. 2; fig. 4 een tijdsdiagram voor de werking van de keten van fig. 3; en fig. 5 een schema van een keten van een bekende 15 datatransmissieketen.

Fig. 2 toont een blokschema van een datatransmissieketen volgens de uitvinding. In fig. 2 zijn voor soortgelijke elementen dezelfde verwijzingscijfers gebruikt als voor de bekende keten van fig. 1 voor een data-ingangsbuffer, 20 een paar databuslijnen, een paar I/O buslijnen, een I/O poort en een I/O aftastversterker.

De keten volgens fig. 2 omvat een eerste transmissie-poort 100 die verbonden is met de databuslijn 11 die verbonden is met een complementuitgangslijn van de data-25 ingangsbuffer 10 en in- of uitgeschakeld wordt onder besturing van de schrijfdatatransmissieklok 0WDT en het complementaire kloksignaal 0WDT voor het verzenden van het data-informatiesignaal over de databuslijn 11 naar een uitgangslijn 31, een tweede transmissiepoort 30 200 die met de andere databuslijn 12 verbonden is die het complementsignaal voert vanaf de data-ingangsbuffer samen met het datasignaal op de databuslijn 11 en wordt in- of uitgeschakeld onder besturing van de kloksignalen 0WDT en 0WDT voor het overdragen van een data-informatie-35 signaal over de lijn 12 naar een uitgangslijn 32, een eerste 1/0 buslijn optrek- of neertrekketen 300 die tussen de lijn 31 en de 1/0 buslijn 13 verbonden is, die in een schrijfcyclus de 1/0 buslijn 13 optrekt of neertrekt in responsie op het datasignaal op de lijn . i» F 0 U· 4 1 -6- 31 onder besturing van het kloksignaal 0WDT en een blokkies-kloksignaal 0DTB dat gedecodeerd wordt door de combinatie van gekozen adressignalen voor het kiezen van een inschrijf-blok van het data-informatiesignaal samen met een terugkoppel-5 signaal op een lijn 92 en, in een voorlaadcyclus, tussen de lijnen 31 en 13 isoleert onder besturing van de kloksig-nalen 0WDT en ODTB, een tweede I/O buslijn optrek- of neertrekketen 400 die verbonden is tussen de lijn 32 en de andere I/O buslijn 14, die in de schrijfcyclus 10 de I/O buslijn 14 optrekt of neertrekt onder besturing van de kloksignalen 0WDT en 0DTB samen met een terugkoppel-signaal op een lijn 91 en, in een voorlaadcyclus, tussen de lijnen;'32 en 14 isoleert onder besturing van de kloksignalen 0WDT en 0DTB, en een I/O buslijnvereffeningsketen 15 500 die tussen de lijnen 13 en 14 verbonden is voor het voorladen en vereffenen van de lijnen 13 en 14 in responsie op een vereffeningskloksignaal 0IOEQ en een 1/0 buslijnvoorlaadkloksignaal 0ΓΟΡ in de voorlaadcyclus.

Het blokkieskloksignaal 0DTB en het I/O buslijnvoor-20 laadkloksignaal 0IOP zullen nu in detail toegelicht worden. In bijvoorbeeld een 1 Mbit DRAM kan de rij geheugen-cellen ervan verdeeld worden in vier hoofdblokken die elk weer verdeeld kunnen worden in twee subblokken.

De datatransmissieketen wordt dan naar elk subblok gekop-25 peld. In dat geval zullen twee hoofdblokken uit vier hoofblokken gekozen worden door een adressignaal en kan een Subblok uit vier subblokken in twee door het adressignaal gekozen hoofdblokken door twee andere adressignalen gekozen worden. Het kloksignaal 0DTB zal daarom 30 een subblokkiessignaal zijn dat gedecodeerd wordt door die adressignalen in een schrijfcyclus en de opwekking van een dergelijk kloksignaal 0DTB is bekend. Anderzijds kan het 1/0 buslijn als voorlaadkloksignaal 0IOP opgewekt worden door middel van de logische som van het kloksignaal 35 0DTB en het kloksignaal 0WDT. Het kloksignaal 0WDT kan een conventioneel schrijfvrijgeefsignaal vanaf een externe pen of aansluitvlakje zijn.

In een voorlaadcyclus trekken de eerste en tweede I/O buslijn optrek- of neertrekketens 300 en 400, voorafgaand .8801541 -7- ft aan de uitvoer van data uit de data-ingangsbuffer 10, de lijnen 31 en 32 neer naar de lage toestand in responsie op het kloksignaal 0WDT en op hetzelfde moment bewerkstelligt de I/O buslijnvereffeningsketen 500 de voorlading 5 (of optrekking) van de I/O buslijnen 13 en 14 naar een hoge toestand (VDD of fVDD) in responsie op de kloksignalen 0ÏÖËQ en 0IOP.

Wanneer nu de datasignalen vanaf de data-ingangsbuf-fer 10 op de databuslijnen 11 en 12 geleverd worden worden 10 zowel de eerste als de tweede transmissiepoort 100 en 200 geaktiveerd door de kloksignalen 0WDT en 0WDT en worden dan datasignalen op de databuslijnen aan de lijnen 31 resp. 32 geleverd. Datasignalen op de lijnen 31 en 32 worden omgekeerd door de eerste en tweede 1/0 buslijn-15 optrek- of neertrekketens 300 en 400 onder besturing van de kloksignalen 0WDT , 0DTB en worden aan de lijnen 41 respektievelijk 42 geleverd. Daardoor levert de eerste 1/0 buslijnoptrek- of neertrekketen 300, wanneer het omgekeerde signaal daarvan op de lijn 91 en het signaal 20 op de lijn 92 dezelfde logische waarden hebben, dezelfde logische waarde als die op de lijn 91 aan de 1/0 buslijnen 13. En de tweede 1/0 buslijnoptrek- of neertrekketen 400 levert, wanneer het omgekeerde signaal ervan op de lijn 92 en het signaal in de lijn 91 dezelfde logische 25 waarden hebben, dezelfde logische waarde als die op de lijn 92 aan de I/O buslijn 14. Daardoor werkt elk van de eerste en tweede 1/0 buslijnoptrek- en neertrekketens 300 en 400 voor het volledig isoleren van de databus-lijnen 11 en 12 en de 1/0 buslijnen 13 en 14 met de 30 besturingskloksignalen 0WDT en 0DTB. Volgend op het schrijven van het datasignaal op de 1/0 buslijn 13 of 14 in de geheugenrij via de 1/0 poort 40 worden de beide 1/0 buslijnen 13 en 14 voorgeladen naar een logische hoge toestand onder de voorlaadwerking van de 1/0 buslijn-35 vereffeningsketen 500 die kloksignalen 0IOEQ en 0IOP ontvangt.

Fig. 3 toont een gedetailleerd schema van een keten van een gedeelte van fig. 2, waarbij de databuslijnen 11 en 12 verbonden zijn met de uitgangslijn van de data- , 6 8 C t v i -8- ingangsbuffer 10 en de I/O buslijnen 13 en 14 verbonden zijn met de I/O poort 40 en de I/O aftastversterker 30.

De transistors M2, M3, M6, M7, M9, Mil, Ml2, M14, M16, M18, M20 en M22 zijn alle N-kanaal MOS transis-5 tors en de transistors Ml, M3, M5, M8, M10, M13, M15, M19, M21 en M23 t/m M27 zijn P-kanaal MOS transistors.

VDD geeft een voedingsbronspanning aan en de andere verwij-zingscijfers zijn gebruikt voor het aanwijzen van soortgelijke elementen of delen als die van fig. 2.

10 In fig. 4 tonen fig. 4(A) en fig. 4(B) respektievelijk golfvormen van de datasignalen DIN en DIN op de databus-lijnen 11 en 12 geleverd door de data-ingangsbuffer 10.

De fig. 4(C) en 4(D) tonen tijdsdiagrammen van het schrijf-datatransmissiekloksignaal 0WDT respektievelijk het 1/0 15 buslijnvereffeningskloksignaal 0ÏÖEQ. De fig. 4(E) en fig. 4(F) tonen uitgangsgolfvormen van de eerste en tweede transmissiepoort 100 respektievelijk 200. Fig. 4(G) toont een tijdsdiagram van het blokkieskloksignaal 0DTB. Fig.4(H) en fig.4(1) tonen golfvormen op de lijnen 20 41 respektievelijk 42. Fig.4(J) en fig.4(K) tonen golfvormen op de lijnen 51 respektievelijk 52. Fig. 4(L) toont een tijdsdiagram van het 1/0 buslijnvoorlaadkloksig-naal 0IOP. Tenslotte tonen fig.4(M) en fig. 4(N) uitgangs-golfvormen op de 1/0 buslijnen 13 respektievelijk 14.

25 Hierna zal de werking van de uitvinding van fig.

3 aan de hand van de golfvormen van fig.4 toegelicht worden.

Voordat de datasignalen DIN en DIN op de databuslijnen 11 en 12 vanaf de data-ingangsbuffer 10 geleverd worden 30 (voorafgaand aan het tijdsstip tl van fig.4) wordt de schrijftransmissieklok 0WDT in een logisch lage toestand gehouden en worden het 1/0 buslijnvereffeningskloksignaal 0IOEQ en het 1/0 buslijnvoorlaadkloksignaal 0IOP in een logisch hoge toestand respektievelijk een logisch lage 35 toestand gehouden. Daarom worden de neertrektransistors M7 en Ml2 die respektievelijk de eerste en tweede 1/0 buslijnoptrek- en neertrekketens 300 en 400 vormen ingeschakeld en worden de lijnen 31 en 32 laag. De optrektran-sistors M26 en M27 die de I/O buslijnvereffeningsketen .. ë 8 i! 1 5 4 1 -9- 500 vormen worden daarbij ingeschakeld door het kloksignaal 0IOP waarbij elk van de I/O buslijnen 13 en 14 voorgeladen wordt naar een logisch hoge toestand (VDD) of een half VDD niveau.

5 Aannemende dat het ware datasignaal DIN en het comple mentaire datasignaal DIN respektievelijk aan de databus-lijnen 12 en 11 geleverd waren als getoond in fig. 4(A) en fig.4(B) na het tijdstip tl en het kloksignaal 0WDT als getoond in fig. 4(C) hoog werd op het tijdstip 10 t2, zouden zowel de eerste transmissiepoort 100 bestaande uit de transistors Ml en M2 als de tweede transmissiepoort 200 bestaande uit de transistors M3 en M4 ingeschakeld worden door het omgekeerde kloksignaal 0WDT via een omkeerder 600 en door het omgekeerde kloksignaal 0WDT 15 van het kloksignaal 0WDT via een omkeerder 700, waarna elk van de signalen op de lijnen 31 en 32 als getoond in de fig. 4(E) en 4(F) laag en hoog zouden worden als gevolg van de uit-toestanden van de transistors M7 en M12 waarvan de stuurelektrode met het kloksignaal 0WDT 20 gekoppeld zijn. De transistors M5, M6, M8 en M9 vormen een NEN-poort 310 en de transistors M10, Mil, Ml3 en Ml4 de andere NEN-poort 320. De bron-afvoerweg van de transistor M5 en de afvoer-bronwegen van de transistors M6 en M9 zijn in serie verbonden tussen de voedingsbronspan-25 ning VDD en de aardpotentiaal en de bron-afvoerweg van de transistor M8 is verbonden tussen de voedingsbronspanning VDD en het knooppunt 302 van de afvoeren van de transistors M5 en M6. De transistors M10, Mil, Ml3 en Ml4, die de NEN-poort 320 vormen, zijn op dezelfde wijze verbonden 30 als de NEN-poort 310. De met het punt 302 verbonden lijn 41 wordt daarom hoog (VDD) bij de lage toestand op de lijn 31 die naar de stuurelektrode van de transistors M5 en M6 gevoerd wordt en de hoge toestand van het kloksignaal 0DTB die naar de stuurelektroden van de transistors 35 M8 en M9 gevoerd wordt, terwijl de lijn 42 naar het punt 304 laag gekoppeld wordt met de hoge toestand op de lijn 32 die naar de stuurelektroden van de transistors M10 en Mil gevoerd wordt en de hoge toestand van het kloksignaal 0DTB die naar de stuurelektroden van de . c K0 15 4 1 -10- transistors Ml3 en Ml4 gevoerd wordt. De hoge toestand op de lijn 41 wordt gekoppeld naar de stuurelektroden van de transistors Ml 5 en Ml6 die een omkeerder vormen en de uitgangslijn 51 van de omkeerder wordt laag. Daardoor 5 wordt de transistor M20, waarvan de stuurelektrode met de lijn 51 gekoppeld is, uitgeschakeld en de transistor M19, die een geklokte omkeerder vormt, wordt ingeschakeld samen met de transistor M20, waarvan de stuurelektrode gekoppeld is met de lijn 92 die met de lijn 42 verbonden 10 is. Daarna komt de I/O buslijn 13 volledig op VDD via de bron-afvoerweg van de transistor Ml9.

Anderzijds wordt de lage toestand op de lijn 42 gekoppeld naar de stuurelektroden van de transistors Ml7 en Ml8 die de andere omkeerder vormen en de uitgangslijn 15 52 ervan wordt hoog. Daardoor wordt de transistor M22, waarvan de stuurelektrode met de lijn 52 is gekoppeld, ingeschakeld en wordt de transistor M21, die de andere geklokte omkeerder vormt, ingeschakeld samen met de transistor M22, waarvan de stuurelektrode gekoppeld 20 is met de lijn 91 die met de lijn 41 verbonden is. Daarna wordt de I/O buslijn 14 naar de logisch lage toestand (aardniveautoestand) ontladen via de afvoer-bronweg van de transistor M22.

Hierdoor blijven, in een schrijfcyclus, de I/O 25 buslijnen 13 en 14 zeker op het volle VDD niveau respektie-lijk aardniveau of op de omgekeerde niveau's. Deze ware en complementaire datasignalen op de I/O buslijnen 13 en 14 worden via de I/O poort 40 van fig. 2 aan de geheugenrij geleverd.

30 Daarna, op tijdstip t3, schakelt de lage toestand van het I/O buslijnvereffeningskloksignaal 0IOEQ de transistors M23 t/m M25 in en op hetzelfde tijdstip schakelt de lage toestand van het kloksignaal 0IOP de transistors M26 en M27 in. De lijnen 31 en 32 35 zijn daardoor alle in een lage toestand als gevolg van de hoge toestand van het kloksignaal 0WDT waarna de lijnen 41 en 42 in een hoge toestand komen met de hoge toestanden van de lijnen 31 en 32 via de NEN-poorten 310 en 320. Daardoor worden de transistors Ml9 t/m M22 . 8 9 I' 1 5 4 1 -11- uitgeschakeld en worden de I/O buslijnen 13 en 14 geladen tot de volle VDD of een halve VDD. Zoals hiervoor toegelicht kunnen, omdat in een schrijfcyclus de datasignalen op de lijnen 41 en 42 niet alleen de transistor M22 via 5 de lijn 91 en de transistor M19 via de lijn 92 besturen maar ook de transistor M20 via de omkeerder bestaande uit de transistors Ml5 en Ml6 en de transistor M22 via de andere omkeerder bestaande uit de transistors Ml7 en M18 de I/O buslijnen 13 en 14 altijd een omgekeerde 10 relatie tot elkaar handhaven.

Daardoor, omdat elk van de eerste en tweede transmissiepoorten 100 en 200 bestaat uit een P-kanaal MOS transistor en een N-kanaal MOS transistor met een goede overdrachtskarakteristiek met hoge respektievelijk 15 lage toestanden, kunnen zij ongeacht de toestanden van de databuslijnen 11 en 12 goede data-transmissiekarakte-ristieken hebben.

Als ander voordeel zullen de kleinere afmetingen van de belastingstransistor van de data-ingangsbuffer 20 verkregen worden omdat de data-ingangsbuffer slechts de parasitaire capaciteit van de databuslijnen als belasting hebben met de ketenrangschikking van de 1/0 buslijnoptrek-en neertrekketen tussen de transmissiepoort en de 1/0 buslijn. Bovendien kunnen de afmetingen van een transmissie-25 poort voldoende kleiner gemaakt worden dan een bekende transmissiepoort omdat de stroom slechts de parasitaire capaciteit van de lijn tussen de transmissiepoort en de 1/0 buslijnoptrek- en neertrekketen laadt.

- Conclusies - .1801541

Claims (5)

1. Geïntegreerde CMOS data-transmissieketen omvattende ware- en complementaire databuslijnen (11, 12) voor het ontvangen van ingangsdatasignalen van respektieve-lijke ware- en complementaire uitgangsaansluitingen 5 van een data-ingangsbuffer (10), eerste en tweede transmis-siepoortmiddelen (100, 200) voor het respektievelijk overdragen van het datasignaal op de ware- en complementaire databussen naar eerste en tweede lijnen (31, 32. in responsie op een kloksignaal (0WDT) gedurende 10 een schrijfcyclus, eerste en tweede ingangs/uitgangs- buslijnoptrek- en neertrekmiddelen (300, 400) die verbonden zijn tussen de eerste lijn (31) en een waar-ingangs/ uitgangsbuslijn (13), en tussen de tweede lijn (32) en een complement-ingangs/uitgangsbuslijn (14) voor 15 het optrekken van één van de ingangs/uitgangsbuslijnen en het neertrekken van de andere van de ingangs/uitgangsbusli jnen met de datasignalen op de eerste en tweede lijnen in de schrijfcyclus, en vereffeningsmiddelen (500) die verbonden zijn tussen de ware- en complementaire 20 ingangs/uitgangsbussen voor het voorladen en vereffenen van de beide ingangs/uitgangsbuslijnen naar de voedingsspanningen (VDD) of halve voedingsspanningen (|WD) in responsie op de tweede en derde kloksignalen (0IOEQ, 0IOP) gedurende een voorladings-25 cyclus, met het kenmerk, dat de eerste optrek- en neertrekmiddelen (300) een eerste omkeermiddel (310) omvatten dat verbonden is met de eerste lijn voor het omkeren van datasignalen op de eerste lijn op responsie op een vierde kloksignaal (0DTB) voor het leveren van de omgekeerde 30 datasignalen aan een derde lijn (41), een tweede omkeermiddel (M15, M16) voor het omkeren van datasignalen op de derde lijn (41), en een eerste geklokt omkeermiddel dat verbonden is tussen het tweede omkeermiddel en de waar-ingangs/uitgangsbuslijn voor het omkeren van data-35 signalen vanaf het tweede omkeermiddel in responsie op datasignalen op een vierde lijn (42) voor het leveren van de omgekeerde datasignalen aan de waar-ingangs/uitgangs- . § 8 p 1 5 4 1 -13- ? buslijn, en de tweede optrek- en neertrekmiddelen (400) een derde omkeermiddel (320) omvatten dat verbonden is met de tweede lijn voor het omkeren van datasignalen op de tweede lijn in responsie op het vierde kloksignaal 5 voor het leveren van de omgekeerde datasignalen op de vierde lijn, een vierde omkeermiddel (Ml7, Ml8) voor het omkeren van de datasignalen op de vierde lijn, en een tweede geklokt omkeermiddel (M21, M22) dat verbonden is tussen het vierde omkeermiddel en de complementaire.'. 10 ingangs/uitgangsbuslijn voor het omkeren van datasignalen vanaf het vierde omkeermiddel in responsie op datasignalen op de derde lijn voor het leveren van de omgekeerde datasignalen aan de complementaire ingangs/uitgangsbusli jn.

2. Geïntegreerde CMOS datatransmissieketen volgens conclusie 1, met het kenmerk, dat elk van de eerste en de tweede optrek- en neertrekmiddelen een neertrektran-sistor (M7 of Ml2) omvat met een stuurelektrode die verbonden is voor het ontvangen van het eerste kloksignaal 20 en een afvoer-bronweg die tussen één van de eerste en tweede lijnen en een referentiepotentiaal verbonden is.

3. Geïntegreerde CMOS datatransmissieketen volgens conclusie 1, met het kenmerk, dat elk van de eerste 25 en derde omkeermiddelen een CMOS NEN-poort met twee ingangen is die datasignalen van één van de eerste en tweede lijnen en het vierde kloksignaal ontvangt.

4. Geïntegreerde CMOS datatransmissieketen volgens conclusie 3, met het kenmerk, dat het vierde kloksignaal 30 een adresdecoderingssignaal is voor het kiezen van één of meer geheugencelreeksblokken en het eerste kloksignaal een schrijfvrijgeefsignaal is.

5. Geïntegreerde CMOS datatransmissieketen volgens conclusie 3, met het kenmerk, dat elke van de eerste 35 en tweede transmissiepoortmiddelen een P-kanaal MOS r * r> '· r i, i V —* '* » W· L· » F Λ * -14- transistor (Ml of M4) omvat met een stuurelektrode die geschakeld is voor het ontvangen van het eerste kloksignaal en waarvan de bron-afvoerweg verbonden is tussen één van de databuslijnen en een corresponderende van de 5 eerste en de tweede lijn, en een N-kanaal MOS transistor (M2 of M3) met een stuurelektrode die verbonden is voor het ontvangen van een omgekeerd kloksignaal van het eerste kloksignaal en waarvan de afvoer-bronweg parallel met de bron-afvoerweg van de P-kanaal MOS transistor 10 verbonden is. .880154!