MXPA02005837A - Uso de una memoria de acceso aleatorio dinamica, sincronica como almacenamiento para la correccion y puesta en memoria intermedia de una pista en circuitos integrados de interfaz de dispositivos de grabacion o reproduccion optica. - Google Patents

Abstract

La invencion se relaciona a un metodo y a una disposicion para el uso de una memoria de acceso aleatorio dinamica sincrona, SDRAM (SDR) por sus siglas en ingles, como almacenamiento para la correccion y puesta en memoria intermedia de una pista en circuitos integrados de interfase en dispositivos de grabacion y reproduccion optica, y mas particularmente a un metodo y una disposicion para el uso de una memoria de acceso aleatorio dinamica sincrona como almacenamiento para la correccion y puesta en memoria intermedia de una pista en circuitos integrados en interfase en discos versatiles digitales (DVD) y discos compactos (CD). Para este proposito, los datos a ser almacenados o leidos estan organizados en rafagas apropiadas para acelerar el trafico de la memoria de acceso aleatorio dinamica sincrona, SDRAM (SDR).

Description

USO DE UNA MEMORIA DE ACCESO ALEATORIO DINÁMICA, SINCRÓNICA COMO ALMACENAMIENTO PARA LA CORRECCIÓN Y PUESTA EN MEMORIA INTERMEDIA DE UNA PISTA EN CIRCUITOS INTEGRADOS DE INTERFAZ DE DISPOSITIVOS DE GRABACIÓN O REPRODUCCIÓN ÓPTICA Campo de la invención La presente invención se refiere a un método y un arreglo para el uso de una SDRAM como almacenamiento para el almacenamiento en memoria intermedia de corrección y seguimiento en los IC de extremo frontal de dispositivos de grabación o reproducción óptica, y de manera más particular un método - y un arreglo para el uso de una SDRAM como almacenamiento para la puesta en memoria intermedia de corrección y seguimiento en los IC de extremo frontal de DVD que también se pueden usar para aplicaciones de CD.

Antecedentes de la invención Un dispositivo convencional de grabación o reproducción óptica comprende una SRAM o un almacenamiento de DRAM para la puesta en memoria intermedia de corrección y seguimiento en los IC de extremo frontal de los dispositivos de grabación o reproducción óptica. La SDRAM está integrada alrededor de dos bancos de memoria, que se accesan por un circuito lógico de dirección de tubería particular. En contraste a las DRAMS normales, el direccionamiento se puede hacer en paralelo a la operación de los datos y dependiendo del modo elegido se opera una ráfaga de ubicaciones consecutivas. Esto se debe a la velocidad en comparación a la DRAM común, drásticamente, por otra parte, necesita algún control de dirección y almacenamiento de memoria intermedia adicional. La SDRAM es un acrónimo de la DRAM Sincrónica que significa una tecnología de DRAM que usa un reloj para sincronizar la entrada y salida de señales en un circuito de memoria. El reloj se genera en el IC de impulsión y se deriva del reloj del sistema de modo que la sincronización de los circuitos de memoria y la sincronización del IC de impulsión están en sincronización. Las corrientes de datos para almacenamiento, almacenamiento en memoria intermedia de corrección y seguimiento de los IC de extremo frontal de los dispositivos de grabación o reproducción óptica son debido a varios modos diferentes, corrientes de datos, asincrónicas y no se diseñan de una manera que se puedan manejar directamente con una SDRAM debido a que no tienen definida una estructura de ráfagas así como una velocidad constante como se usa comúnmente en aplicaciones de computadora. Por lo tanto, es necesario una adaptación de las corrientes para el uso de SDRAM. Un descodificador de sistema para la transmisión de datos a alta velocidad con memoria intermedia de seguimiento para un reproductor de discos ópticos se ha descrito por GB-A-2 , 321 , 334. El descodificador , de sistema incluye una memoria intermedia de seguimiento , una primera memoria de FIFO para recibir datos descodificados y detectados de errores y transferir los datos por una unidad de palabras plurales, una segunda memoria de FIFO para recibir datos de la memoria intermedia de seguimiento y transferir los datos por la unidad de palabras plurales, y un controlador de memoria intermedia de seguimiento que escribe datos en la primera memoria de FIFO en la memoria intermedia de seguimiento en un modo de página, y leer los datos escritos en la memoria intermedia de seguimiento en un modo de página para transferir los datos leídos a la segunda memoria de FIFO. La memoria intermedia de seguimiento incluye un área de datos en la cual se describen los datos principales, un área de información de error en la cual se describe la información de error para los datos principales y un área de microcomputadora en la cual una microcomputadora del aparato de reproducción de discos ópticos escribe los datos .

Breve descripción de la invención Es un objeto de la invención crear un método y un arreglo, que haga posible usar una SDRAM como almacenamiento para el almacenamiento en memoria intermedia de corrección y seguimiento en los IC de extremo frontal de los dispositivos de grabación o reproducción ópticos. Un IC de extremo frontal de un dispositivo de grabación o reproducción óptica se diseña para reconstruir los datos desde un disco óptico y realizar las verificaciones de error; en algunas modalidades se prevé una corrección de los errores encontrados y un almacenamiento de los datos para compensar las fluctuaciones físicas de la unidad de lectura; esta instalación se llama modo de memoria intermedia de seguimiento. De acuerdo con un aspecto de la invención, los datos que se van a almacenar o leer se organizan en ráfagas apropiadas para acelerar el tráfico de SDRAM. La SDRAM está construida alrededor de dos bancos de memoria, que se accesan por un circuito lógico de dirección de tubería particular, y acelera la velocidad en comparación a la SDRAM, drásticamente. Se logran más beneficios de estas características si la transferencia de datos se hace en forma de ráfagas y si se organiza en la memoria de modo que se puede hacer el acceso en el llamado modo ping-pong, es decir, cambiando el banco en cada acceso. Si el IC de extremo frontal se elige con una SDRAM externa, una interfaz tiene que supervisar la transferencia de datos hacia y desde esa SDRAM externa y organizar la SDRAM externa. Por lo tanto, dependiendo del modo funcional, las tareas cambian: A) Las siguientes cuatro tareas se deben manejar en el modo de memoria intermedia de seguimiento : Al) Almacenar los datos al natural que vienen del Reed Solomon en la SDRAM externa mediante la ayuda de las señales de sincronización. En tanto que el bloque de REED - SOLOMON realiza las siguientes correcciones internas/externas adicionales después de que los datos se distribuyeron por la memoria intermedia de REED - SOLOMON, los datos del otro bloque de ECC se envían desde la interfaz de memoria intermedia de REED - SOLOMON. Por lo tanto, el área debe ser tan grande como dos bloques de ECC.

A2 ) Cuando el Red Solomon envía los datos para corrección, la corrección de los datos al natural, almacenados, tiene que ser realizada. Dependiendo de cómo y cuando el Reed Solomon haga estos datos disponibles, la interfaz de SDRAM externa tiene acceso aleatoriamente a símbolos del bloque de ECC, para actualizarlos debido a los datos de corrección y almacenarlos de regreso. A3 ) Cuando la tarea de corrección de un bloque de ECC se termina, se informa a una unidad de control de memoria intermedia de seguimiento y empieza a leer a forma de ráfaga los datos corregidos . Los símbolos se deben descodificar a manera de bitios y se debe realizar la llamada verificación EDC que se refiere a una verificación de redundancia final para sectores de la corriente de datos; después de una latencia fija los datos descodificados se escriben de regreso vía la unidad de dirección de SDRAM externa a la llamada área de memoria intermedia de seguimiento en la SDRAM. Esta área se divide en sectores cuyo contenido que significa la posición y validez se controla por la unidad de control de memoria intermedia de seguimiento. A ) A petición de la interfaz de extremo trasero o el microcontrolador interno, la unidad de control de memoria intermedia de seguimiento pide que los sectores se lean del área de memoria intermedia de seguimiento a la memoria intermedia de salida. Para adaptar la velocidad de la SDRAM a la velocidad del extremo trasero, se prevé un procedimiento de acuerdo entre la interfaz de extremo trasero y la interfaz SDRAM externa. El control, al cual se van a enviar los datos, se hace por la unidad de control de memoria intermedia de seguimiento. B) En una configuración de REED - SOLOMON sin ram, el control de memoria se puede usar como una memoria intermedia para los datos' al natural y la máscara de desalineación enviada por el REED - SOLOMON antes de la interfaz de extremo trasero puede retornarlos de una manera apropiada. C) En la llamada configuración compatible retrazada, la interfaz de SDRAM tiene que realizar las tareas Al y A2 antes de que envíe los datos a la parte del IC de extremo frontal ¦ que realiza la descodificación a manera de bitios y el cálculo de EDC de acuerdo a la primera parte de la tarea A3. Los datos corregidos y descodificados entonces se envían de regreso al control de memoria que los hace disponibles para .la interfaz de extremo trasero adicionando el resultado de EDC al extremo de cada sector.

En el caso de los modos de CD, la tarea Al almacena la corriente de bitios entrante en la memoria formada por la SDRAM. Puesto que la corrección se hace en el bloque de REED - SOLOMON no se necesita la tarea A2. Las tareas A3 y A4 se realizan como se realiza en el modo de DVD donde la unidad de control de memoria intermedia de seguimiento modifica los datos de acuerdo a las necesidades de CD . Para el realizado de las tareas, la memoria y el control de sincronización tiene que mantener las memorias intermedias para adaptar las diferentes velocidades de las corrientes de datos entrantes y salientes y el control de la barra común interna con una configuración de REED - SOLOMON que usa una RAM se conecta a la interfaz de SDRAM que contiene los contadores de dirección para las diferentes tareas. En la configuración de REED - SOLOMON sin ram la memoria y el control de sincronización pueden reconocer en tiempo y en orden las corrientes de datos salientes para facilitar la tarea de la interfaz de extremo trasero. En las siguientes secciones, se asume el modo A; para las otras configuraciones, la transferencia de datos deriva los bloques obsoletos. El arreglo de acuerdo a la invención tiene los siguientes bloques: Bloque Reed Solomon Este bloque tiene que quitar los datos de paridad de la corriente de datos que vienen preferentemente de una memoria intermedia y los envía a la unidad de dirección de SDRAM. Después de que se calculan los datos de corrección, el bitio de actualización y la ubicación de la corrección se deben enviar a la unidad de dirección de SDRAM, que tiene que realizar la corrección y el almacenamiento de regreso del símbolo corregido.

Unidad de control de memoria intermedia de seguimiento Cuando se realiza la corrección de ECC el bloque de ECC se debe mover desde la llamada área de memoria intermedia de ECC de la SDRAM a la llamada área de memoria intermedia de seguimiento. La unidad de control de memoria intermedia de seguimiento obtiene una señal disponible y se inicia una lectura a base de sectores de los datos corregidos a partir de la memoria intermedia de ECC, los bitios se descodifican el ESD del sector corriente se calcula y el resultado se almacena de regreso al área de memoria intermedia de TR de la SDRAM siguiendo la ubicación simbólica controlada por la unidad de control de memoria intermedia de seguimiento . Cuando el sector se finaliza, la unidad de control de memoria intermedia de seguimiento decide si el sector corriente es valido e incrementa la ubicación para el próximo sector o lo mantiene. Para el IC de extremo trasero, la unidad de control de memoria intermedia de seguimiento maneja las peticiones para enviar sectores a este, verificando que los sectores pedidos estén contenidos en el área de memoria intermedia de seguimiento. Si son la petición se envían a la unidad de dirección de SDRAM, iniciali zando la corriente de extremo trasero al enviar la dirección de sector pedida. La interfaz de extremo trasero informa a la unidad de control de la memoria intermedia de seguimiento del fin o extremo del sector actualmente recibido . En la configuración funcional de REED SOLOMON sin ram, los datos al natural se pueden enviar vía las mismas líneas en tanto que la mascara de corrección, que se desempeña por desalineación y dirección, se puede poner en una línea adicional con una señal de control a la interfaz de extremo trasero cuando estén disponibles estos datos. La coordinación y formato de la corriente de datos y mascara de corrección es una tarea autónoma de la unidad de interfaz de extremo trasero.

Unidad de dirección de SDRAM Esta unidad tiene que contestar las peticiones previamente descritas y tiene que hacer la contabilidad de los recursos de memoria. Dependiendo del tamaño de la SDRAM y de sus especificaciones de sincronización, se debe hacer una correlación apropiada de los datos a la dirección de la SDRAM física. La SDRAM se divide de manera funcional en dos áreas : El área de bloque de ECC y El área de memoria intermedia de seguimiento. El área de bloque de ECC debe contener al menos dos bloques de ECC debido a que el cálculo de la corrección de error solo se puede iniciar después de que se lea completamente el bloque de ECC de la parte de REED - SOLOMON. El número de corridas interiores / exteriores realizadas por la unidad de REED - SOLOMON determina el tiempo cuando estén disponibles los datos de corrección y se pueden enviar a la unidad de dirección de SDRAM. Si estos procesos se terminan antes de que se lea el bloque de ECC alternativo, solo en dos bloques de ECC necesitan ser almacenados en la SDRAM; de otro modo, se debe incrementar el número.

El resto de la SDRAM se puede rellenar por el área de memoria intermedia de seguimiento, que se organiza en sectores. La unidad de control de memoria intermedia de seguimiento mantiene una referencia cruzada entre un ID del sector largo y la ubicación en el área de memoria intermedia de seguimiento. Para acelerar la tubería de SDRAM de intercambios de datos, el direccionamiento y el tráfico de datos : En tanto que los datos se reciben o envían a manera de ráfagas con una longitud preestablecida, la dirección para el inicio del próximo paquete de ráfagas se puede enviar a la SDRAM dependiendo y de la dirección de los datos actualmente transferidos. El incremento de la dirección durante la operación de ráfagas se hace internamente por la SDRAM. El direccionamiento de la SDRAM se explica en más detalle posteriormente lo que pondrá en claro la necesidad para este desacoplamiento. El uso de la SDRAM acelera el tráfico de la SDRAM del IC de extremo frontal de DVD permitiendo caracterís icas más sofisticadas en el manejo del flujo de datos en la IC; la organización del flujo de datos es más fácil debido a que se evitan restricciones en el ancho de banda .

Breve descripción de los dibujos La invención se describirá ahora con referencia a los dibujos anexos, en los cuales: La Figura 1 es un diagrama de bloques para el uso de una SDRAM como almacenamiento para el almacenamiento en memoria intermedia de corrección y seguimiento en los IC de extremo frontal de dispositivos de grabación o reproducción óptica, La Figura 2 es una vista esquemática de la estructura de una SDRAM, La Figura 3 es una vista esquemática de una posible secuencia de escritura de la SDRAM, y La Figura 4 es una vista esquemática de una posible secuencia de lectura de la SDRAM.

Descripción detallada de las modalidades preferidas La Figura 1 ilustra el arreglo de una SDRAM SDR como almacenamiento para el almacenamiento en memoria intermedia de corrección y seguimiento en los IC de extremo frontal de dispositivso de grabación de reproducción óptica como por ejemplo un reproductor de DVD. Los bloques y conexiones así como líneas de control para los modos de CD no se incluyen. El reproductor de DVD que usa una SDRAM SDR como almacenamiento para el almacenamiento en memoria intermedia de corrección y seguimiento en los IC de extremo frontal comprende de acuerdo a la Figura 1 un descodificador Reed - Solomon RSD, un controlador de memoria MC , un controlador de memoria intermedia de seguimiento TBC, una interfaz de extremo trasero BEI y la SDRAM SDR. El descodificador Reed - Solomon RSD, el controlador de memoria MC y la SDRAM SDR se conectan a un reloj de sistema CLK. El descodificador Reed Solomon RSD recibe datos pre-procesados DATOS_ENTRADA proporcionados de un medio de grabación óptica como por ejemplo un DVD. Los datos pre-procesados DATOS_ENTRADA son símbolos entrantes al descodificador Reed Solomon RSD así como señales de inicio de ECC, sector y cuadro no mostradas, a partir de una parte de adquisición no mostrada. Por la razón de simplificación, solo se resumen conexiones entre las unidades que se muestran en la Figura 1 que se muestran principalmente por varias líneas. El descodificador Reed Solomon RSD se conecta con el controlador de memoria MC para almacenar e intercambiar datos de corrección RS_DATOS con el controlador de memoria MC y proporciona vía una conexión adicional datos corregidos CR_DATOS para el controlador de memoria MC y un controlador de memoria de seguimiento TBC que proporciona vía conexiones la información de seguimiento a_TR y direcciones de seguimiento rt_addr para el controlador de memoria MC . El controlador de memoria MC y la SDRAM SDR se conectan para intercambiar datos vía una barra común DBUS controlada por las señales de control de RAM y de addr de direcciones, ram_ctrl. Y la interfaz de extremo trasero mencionada BEI recibe los datos pedidos a_BE del controlador de memoria MC , que se han pedido por ordenes de petición req, se envían al controlador de memoria intermedia de seguimiento TBC . Las unidades mostradas en la Figura 1 se describe en más detalle de manera posterior.

Descodificador Reed Solomon RSD Este bloque extrae los datos de paridad de los datos pre-procesados entrantes DATOS_ENTRADA y los envía vía un controlador de memoria MC a la SDRAM SDR. Después de que se calculan los datos de corrección, los datos defectuosos en la SDRAM SDR se intercambian por los datos corregidos . 1.1 Controlador de memoria de seguimiento TBC: Cuando se realiza la corrección ECC, el bloque de ECC almacenado en el área de ECC de la SDRAM SDR esta listo para una transferencia al área de memoria intermedia de seguimiento. El controlador de memoria intermedia de seguimiento TBC lee a manera de sectores los datos corregidos del área de ECC, prepara la decisión de validez y coordina el almacenamiento de los mismos vía un control de memoria en el área de control de memoria de seguimiento de la SDRAM SDR. En la petición del controlador de memoria intermedia de seguimiento TBC, el controlador de memoria MC retorna los datos en forma de sectores del área de. memoria intermedia de seguimiento de la SDRAM SDR y lo distribuye a la interfaz de extremo trasero BEI . 1.2 Controlador de memoria intermedia MC Esta unidad tiene que contestar las peticiones previamente descritas y hace la contabilidad de los recursos de memoria. Dependiendo del tamaño de la SDRAM SDR y sus especificaciones de sincronización, se hace una correlación apropiada de los datos a la dirección física. La SDRAM SDR se divide funcionalmente en dos áreas : El área de bloque ECC y El área de memoria intermedia de seguimiento El área de bloque de ECC debe contener al menos dos bloques de ECC debido a que el cálculo de la corrección de error solo se puede iniciar después de que se lea completamente el bloque de ECC del Descodificador Reed Solomon RSD. El número de corridas interiores/exteriores realizadas por el Descodificador Reed Solomon RSD determina el tiempo cuando estén disponibles los datos corregidos CR_DATOS y se puede enviar al controlador de memoria MC. Si estos procesos se terminan antes de que se lea el bloque de ECC alternativo solo dos bloques de ECC necesitan ser almacenados en la SDRAM SDR; de otro modo se debe incrementar el número. El área de memoria intermedia de seguimiento de la SDRAM SDR, que se organiza en sectores, puede rellenar el resto de la SDRAM SDR. El controlador de memoria MC tiene que mantener las direcciones físicas de los procesos relacionados con respecto al tamaño y especificación de sincronización de la SDRAM SDR usada. Los datos se envía en forma de ráfagas con una longitud de ráfaga preestablecida a la SDRAM SDR y la dirección para el inicio del próximo paquete de ráfagas se envía a la SDRAM SDR para acelerar el intercambio de datos en la tubería, el direccionamiento y el tráfico de datos. La SDRAM SDR hace el incremento de la dirección durante la operación de ráfaga de manera interna. La SDRAM SDR como se muestra en la Figura 2 está construida alrededor de dos bancos banco 0 y Banco 1 de memoria, que se accesan por dirección particularmente de tubería y señales de control de RAM, ram_ctrl . En contraste a las DRAMS normales, el direccionamiento se puede hacer ampliamente en paralelo a la operación de datos que depende de las ubicaciones de las ráfagas consecutivas. Esto acelera la velocidad en comparación a la DRAM común de manera drástica. Se logra más beneficio de estas características y la transferencia de datos se hace a manera de ráfagas y si se organiza en la memoria de modo que se puede hacer el acceso de un modo de ping-pong, es decir, cambiando el banco en cada acceso. El reloj del sistema CLK sincroniza todas las transferencias a través de varias velocidades de datos diferentes que se tienen que manejar. 1.2.1 Operación de SDRAM SDR: Como un ejemplo, dos figuras 3 y 4 muestran la llamada operación ping-pong como se usa para una SDRAM SDR con una Memoria de 16Mbitios que establece la llamada latencia CAS a un número de 2 para el reloj de sistema usado CLK. Las operaciones de entrada-salida de la SDRAM SDR se realizan como se muestra en la Figura 3 y . Cada una de las Figuras 3 y 4 muestra una primera fila a, que ilustra las operaciones realizadas en el banco, banco 0 y Banco 1 de la memoria de la SDRAM SDR. Cada transferencia inicia al activar el banco denotado por ram_ctrl seguido por la orden de lectura o escritura realizada al establecer las señales de ram_ctrl . De la figura 1. El resultado de la operación se muestra como DIN o DOUT que denota la dirección de los datos. Una segunda fila b, ilustra el reloj del sistema CLK, una tercera fila c, muestra direcciones específicas addr que se controlan por el controlador de memoria MC . Se dividen en fila-dirección R0 , Rl ... y columna-dirección Ca, Cb, ... enviados en el tiempo apropiado . Una cuarta fila d, ilustra datos, que se presentan de manera correspondiente en la barra común DBUS . Los puntos se marcan con las ubicaciones relacionas R. y C. Como enviadas en las señales de dirección addr y un número incrementado de la ubicación en la ráfaga . La operación de transferencia como se muestra en la Figura 3 demuestra peticiones sucesivas de lectura en bancos mutuos que tienen direcciones y datos activos al mismo tiempo en tanto que la Figura 4 demuestra lo mismo para la operación de escritura. El uso no se limita a la SDRAM específica como se menciona en la modalidad y una persona experta en la técnica puede modificarla fácilmente sin alejarse de la invención.

Claims (13)

1. REIVINDICACIONES 1. Un aparato de grabación o reproducción óptica que tiene un memoria intermedia de seguimiento y un controlador de memoria de seguimiento para la transmisión de datos a alta velocidad, caracterizado en que se usa una SDRAM (SDR) como almacenamiento para el almacenamiento en memoria intermedia de corrección y seguimiento y los datos que se van a almacenar en la SDRAM (SDR) lo que se van a leer de la SDRAM (SDR) se organizan en ráfagas por un controlador de memoria (MC) para acelerar el tráfico de la SDRAM (SDR).
2. 2. El aparato según la reivindicación 1, caracterizado en que la SDRAM (SDR) se acopla a un controlador de memoria (MC) que se conecta adicionalmente con un Descodificador Reed Solomon (RSD) y un controlador de memoria intermedia de seguimiento (TBC) para formar un IC de extremo frontal del dispositivo de grabación o reproducción óptica.
3. 3. El aparato según la reivindicación ¦ 1, caracterizado en que la SDRAM (SDR) se acopla a un controlador de memoria (MC) que forma una interfaz para supervisar una transferencia de datos hacia y desde la SDRAM (SDR) y organizar la SDRAM (SDR) en forma de ráfagas .
4. 4. El aparato según la reivindicación 1, caracterizado en que la SDRAM (SDR) accesa aleatoriamente a los símbolos de un bloque de ECC para actualizarlos debido a los datos de corrección (RS_DATOS) y para almacenarlos de regreso como datos corregidos (CR_DATOS) en el área de memoria intermedia de seguimiento de la SDRAM (SDR) .
5. 5. El aparato según la reivindicación 1, caracterizado en que la SDRAM (SDR) almacena datos al natural que vienen de un Descodificador Reed Solomon (RSD) en la SDRAM (SDR) por ayuda del reloj del sistema CLK en tanto que el Descodi ficador Reed Solomon (RSD realiza una segunda y adicional corrección interior/exterior siguiente después de que se distribuyeron los datos por el Descodificador Reed Solomon (RSD) y dependiendo de cómo y cuando el descodificador Reed Solomon (RSD) haga estos datos disponibles, la SDRAM (SDR) accesa aleatoriamente a los símbolos de bloque de ECC para actualizarlos debido a los datos de corrección (RS_DATOS) y para almacenarlos de regreso como datos corregidos (CR_DAT0S) en el área de memoria intermedia de seguimiento de la SDRAM (SDR) .
6. 6. El aparato según la reivindicación 2, caracterizado en que el IC de extremo frontal realiza la descodificación en forma de bitios y el cálculo de EDC de los datos.
7. 7. El aparato según la reivindicación 1, caracterizado en que la SDRAM (SDR) en un caso si un CD se reproduce por el aparato de grabación o reproducción óptico los datos al natural que vienen de un Descodi ficador Reed Solomon (RSD) se almacenan en la SDRAM (SDR) por ayuda de un reloj del sistema (CLK) y se almacenan a la SDRAM (SDR) bajo supervisión de un controlador de memoria intermedia de seguimiento (TBC) de acuerdo a las necesidades de CD .
8. 8. El aparato según la reivindicación 7, caracterizado en que los datos al natural se almacenan del Descodificador Reed Solomon (RSD) vía el controlador de memoria (MC) para realizar la corrección .
9. 9. El aparato según la reivindicación 1, caracterizado en que la SDRAM (SDR) se usa en un caso si se reproduce un DVD por el aparato de grabación o reproducción óptica, los datos al natural que vienen de un Descodificador Reed Solomon (RSD) se almacenan en la SDRAM (SDR) por ayuda de un reloj de sistema (CLK) en tanto que el Descodi ficador Reed Solomon (RSD) realiza las correcciones interiores /exteriores en la SDRAM (SDR) después de que se distribuyeron los datos por el Descodificador Reed Solomon (RSD) , y los datos corregidos se modificaron y restauraron bajo supervisión de un controlador de memoria intermedia de seguimiento (TBC) de acuerdo a las necesidades de DVD.
10. 10. El aparato según la reivindicación 1, caracterizado en que la parte de la SDRAM (SDR) usada para almacenar datos para la corrección, forma un área de la SDRAM (SDR) que contiene al menos dos bloques de ECC.
11. 11. El aparato según la reivindicación 1, caracterizada en que la SDRAM (SDR) recibe y envía datos en forma de ráfagas con una longitud preestablecida y una dirección para un inicio del próximo paquete de ráfagas, se envía a la SDRAM (SDR) dependiendo de la dirección y dirección de los datos actualmente transferidos.
12. 12. Un método para el uso de unas SDRAM (SDR) como almacenamiento para el almacenamiento en memoria intermedia de corrección y seguimiento de datos en los IC de extremo frontal de dispositivos de grabación o reproducción óptica que comprende los pasos de: organizar datos que se van a almacenar o leer por la SDRAM (SDR) en ráfagas predeterminadas para realizar un modo de acceso de datos para acelerar la velocidad para el almacenamiento en memoria de corrección y seguimiento de datos dentro de la SDRAM (SDR) de los IC de extremo frontal de dispositivos de grabación o reproducción óptica.
13. 13. Un método según la reivindicación 12, caracterizado en que las ráfagas se desempeñan dentro de un controlador de memoria (MC) que controla la SDRAM (SDR) como almacenamiento para el almacenamiento en memoria de corrección y seguimiento de datos.