CN1218314C - 用同步动态随机存取存储器作为光记录或再现设备前端集成电路中纠错和轨道缓冲的存储器 - Google Patents

用同步动态随机存取存储器作为光记录或再现设备前端集成电路中纠错和轨道缓冲的存储器 Download PDF

Info

Publication number
CN1218314C
CN1218314C CN008171734A CN00817173A CN1218314C CN 1218314 C CN1218314 C CN 1218314C CN 008171734 A CN008171734 A CN 008171734A CN 00817173 A CN00817173 A CN 00817173A CN 1218314 C CN1218314 C CN 1218314C
Authority
CN
China
Prior art keywords
sdram
data
sdr
read
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN008171734A
Other languages
English (en)
Other versions
CN1409856A (zh
Inventor
洛萨·弗雷斯曼
马滕·卡布茨
理查德·鲁奇曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of CN1409856A publication Critical patent/CN1409856A/zh
Application granted granted Critical
Publication of CN1218314C publication Critical patent/CN1218314C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H01L2924/14361—Synchronous dynamic random access memory [SDRAM]

Abstract

本发明涉及一种使用SDRAM(SDR)作为光记录或再现设备的前端IC中的纠错和轨道缓冲的存储器的方法和装置，尤其涉及一种使用SDRAM(SDR)作为DVD和CD的前端IC中的纠错和轨道缓冲的存储器的方法和装置。为了这个目的，为加速SDRAM(SDR)传输，要被存储和读取的数据以合适的脉冲串组成。

Description

用同步动态随机存取存储器作为光记录或再现设备 前端集成电路中纠错和轨道缓冲的存储器
                         发明领域
本发明涉及一种方法和一个装置，使用SDRAM作为光记录或再现设备的前端IC中的纠错(correction)和轨道缓冲(track buffering)存储器，尤其涉及一种方法和一个装置，使用SDRAM作为DVD前端IC中的纠错和轨道缓冲存储器，也可用于CD应用。
                            背景技术
传统的光记录或再现设备包括，用于光记录或再现设备的前端IC中的纠错和轨道缓冲的SRAM或DRAM存储器。
SDRAM是围绕两个存储体形成的，通过特殊的被用管线输送(pipelined)的逻辑地址存取。与普通DRAMS相反，寻址可与数据操作并行，并根据选择的模式，操作连续位置的短脉冲串(burst)。与普通DRAM相比，这极大地增加了速度，另一方面，需要一些附加的缓冲和地址控制。
SDRAM是同步DRAM的缩写，意味着在存储芯片上使用时钟来同步输入和输出信号的DRAM技术。此时钟产生于驱动IC中并从它的系统时钟导出，因此存储芯片的定时和驱动IC的定时是同步的。光记录或再现设备的前端IC中的用于存储、纠错以及轨道缓冲的数据流，应被归于几种不同的模式，异步数据流不能直接在SDRAM内处理，因为它没有定义的短脉冲串结构以及如在计算机应用中普遍使用的恒定速度。因此使用SDRAM需要流的自适应。
GB-A-2 321 334已公开了一种用于高速数据传输的、带有轨道缓冲的光盘播放机的系统解码器。所述系统解码器包括一个轨道缓冲存储器、第一FIFO存储器，用于接收被解扰和被错误检测的数据以及通过多个字单元输出数据、第二FIFO存储器，用于接收来自轨道缓冲存储器的数据以及通过多个字单元输出数据、一个轨道缓冲控制器，以页模式将第一FIFO存储器中的数据写入轨道缓冲存储器，并以页模式读取写入轨道缓冲存储器的数据，将读取到的数据向第二FIFO存储器输出。轨道缓冲存储器包括一个写入主数据的数据区、一个写入主数据的错误信息的错误信息区以及光盘再现装置的微机写入数据的微机区。
                            发明内容
本发明的目的是创建一种方法和一个装置，使得能够使用SDRAM作为光记录或再现设备的前端IC中的纠错和轨道缓冲存储器。
光记录或再现设备的前端IC被设计用于重建来自光盘的数据，并执行错误检查；在一些实施方式中，可以预见对找到的错误的纠错以及此数据的存储来补偿读取单元的物理波动；这个功能被称作轨道缓冲模式。
依据本发明的一方面，为了加速SDRAM传输，要被存储或读取的数据以合适的脉冲串来组织。
SDRAM是围绕两个存储体形成的，通过特殊的管线输送的逻辑地址存取，与普通DRAM相比，极大地增加了速度。如果以脉冲串形式进行数据传输并被组织于存储器中，可实现这些特征的大多数好处，于是存取可以以被称作往复式的模式进行，即每次存取改变存储体。
如果前端IC被选择采用外部的SDRAM，则接口必须监督向那个外部SDRAM以及从那个外部SDRAM的数据传输，并组织那个外部的SDRAM。因此，根据功能模式，任务改变了：
A)下列四个任务必须以轨道缓冲模式处理：
Al)通过同步信号的帮助，将来自里德-所罗门(Reed Solomon)的原始数据存储到外部SDRAM。在数据被里德-所罗门缓冲器传送后，当里德-所罗门块执行下面的内部/外部纠错时，从里德-所罗门缓冲器接口发送另一个ECC块的数据。因此此区域必须有两个ECC块那么大。
A2)当里德-所罗门发送数据用于纠错时，必须执行存储的原始数据的纠错。根据里德-所罗门如何以及何时使得此数据可用，外部SDRAM接口必须随机存取来自ECC块的字符，根据纠错数据更新它并将它存储回去。
A3)当ECC块的纠错任务完成，轨道缓冲器控制单元被通知并开始以脉冲形式读取被纠错后的数据。字符必须被按比特解扰必须执行关于数据流的扇区的最后冗余校验的、所谓的EDC的检查；固定的等待时间(latency)后，被解扰的数据通过外部的SDRAM地址单元，被写回SDRAM中被称作轨道缓冲区域的区域。此区域被分为扇区，其中意味位置和有效性的内容被轨道缓冲器控制单元控制。
A4)应后端(backend)接口或内部微控制器的请求，轨道缓冲器控制单元请求扇区从轨道缓冲区域读取它们到输出缓冲器。为使SDRAM速度适应后端的速度，可以预见在后端接口和外部SDRAM之间有一个握手过程。轨道缓冲器控制单元控制数据的发送。
B)在一个不带RAM的里德-所罗门配置中，在后端接口可以以合适的方式提取里德-所罗门发送的原始数据和偏移掩码之前，内存控制可被用作它们的缓冲器。
C)在所谓的向后兼容的配置中，SDRAM接口必须在向前端IC的、依据任务A3的第一部分以比特形式执行解扰和EDC计算的部分发送数据之前，执行任务Al和A2。纠错后以及解扰后的数据然后被送回使得它们对后端接口可用的存储控制单元，在每个扇区的最后加EDC结果。
在CD模式的情况中，任务Al将输入比特流存储于所述SDRAM组成的存储器中。因为纠错在里德-所罗门块中进行，不需要任务A2。任务A3和A4如在DVD模式中执行的那样执行，其中，轨道缓冲器控制单元依据CD的需求修改数据。
为执行所有任务，存储器和定时控制必须保持缓冲器适应输入输出数据流的不同速度，使用RAM的里德-所罗门配置中的内部总线的控制，被连接到包括用于不同任务的地址计数器的SDRAM接口。在不带RAM的里德-所罗门配置中，存储器和定时控制可以以输出数据流的时间和顺序组织，以便于后端接口的任务执行。
在以下部分假定模式A；对其它配置，过时块数据传输被旁路。
依据本发明的装置有下列块：
里德-所罗门块
此块必须从最好来自缓冲器的数据流剥去奇偶校验数据，并将它发送给SDRAM地址单元。在计算纠错数据后，纠错的更新字节和位置必须被送往SDRAM地址单元，SDRAM地址单元必须执行纠错并将纠错后的字符存储回去。
轨道缓冲器控制单元
当执行ECC纠错时，ECC块必须被从SDRAM的所谓ECC缓冲的区域移到所谓轨道缓冲器区域。轨道缓冲器控制单元得到准备好的信号，开始从ECC缓冲以扇区形式读取纠错后的数据，比特被解扰，当前扇区的ESD被计算，计算结果按照轨道缓冲器控制单元控制的字符位置，被存储回SDRAM的TR缓冲区。
当扇区完成时，轨道缓冲器控制单元判定当前扇区是否有效，并递增存储单元用于下一个扇区或保留它。
对后端IC，轨道缓冲器控制单元处理向其发送扇区以及验证被请求的扇区包含在轨道缓冲区域的请求。如果它们是发往SDRAM地址单元的请求，通过发送被请求的扇区地址，初始化后端流。后端接口将目前接收到的扇区的结尾通知轨道缓冲器控制单元。
在没有RAM的里德-所罗门功能配置中，原始数据可通过相同的线路发送，而被偏移和地址执行的纠错掩码，当此数据可用时，可与控制信号被放在一条附加的线上到后端接口。
SDRAM地址单元
这个单元必须答复上述请求并进行存储器资源的登记。根据SDRAM的大小以及它的定时特性规范，必须对物理SDRAM地址作出正确的数据映射。
SDRAM功能上被分为两个区域：
ECC-块区和轨道缓冲区。
ECC-块区必须包括至少两个ECC块，因为在ECC块被从里德-所罗门部分完全读入后，才能开始纠错的计算。里德-所罗门单元执行的内部/外部运行数决定了何时可得到纠错数据并可被送往SDRAM地址单元。如果替换ECC块被读进之前完成这些处理，仅需要两个ECC块存储在SDRAM中；否则数目必须增加。
SDRAM余下的部分可用以扇区组成的轨道缓冲区填充。轨道缓冲器控制单元在长扇区ID和轨道缓冲区内的位置之间，保持交叉引用。
为了加速数据交换，SDRAM用管线输送寻址和数据业务：
当数据用预设置的长度、以脉冲串形式被接收或发送时，可根据目前传输数据的地址和方向，向SDRAM发送下一个脉冲串分组的起始地址。
脉冲串操作期间地址的递增被SDRAM内部完成。
以下更详细解释SDRAM的寻址，将阐明需要此去耦功能。
SDRAM的使用加速了在处理IC中的数据流方面、允许更多完善特性的DVD前端IC的SDRAM业务；因为避免了带宽限制，数据流的组织更容易。
                          附图说明
现在将参考附图描述本发明，其中：
图1是使用SDRAM作为光记录或再现设备的前端IC中的纠错和轨道缓冲存储的方框图，
图2是SDRAM的结构示意图，
图3是SDRAM可能的写顺序的示意图，以及
图4是SDRAM可能的读顺序的示意图。
                       优选实施方式
图1举例说明了在光记录或再现设备如DVD播放机的前端IC中，SDRAM SDR的装置作为纠错和轨道缓冲的存储器。不包括CD模式的块和连接以及控制线路。
使用SDRAM SDR作为纠错和轨道缓冲的存储器的DVD播放机，在前端IC中包括，如图1所示，一个里德-所罗门解码器RSD，一个存储控制器MC，一个轨道缓冲控制器TBC，一个后端接口BEI以及所述SDRAM SDR。里德-所罗门解码器RSD、存储控制器MC以及所述SDRAM SDR被接到系统时钟CLK。里德-所罗门解码器RSD接收从光记录媒体如DVD提供的预处理数据DATA_IN。预处理数据DATA_IN与来自没显示出的捕获部分的ECC-、sector-以及frame-start信号一样，都是里德-所罗门解码器RSD的输入字符。为了简化的原因，在图1中仅显示单元之间的简化连接，大部分由几条线组成。里德-所罗门解码器RSD被连接到所述存储控制器MC，与存储控制器MC存储和交换纠错数据RS_DATA，并通过进一步的连接，向所述存储控制器MC和轨道缓冲控制器TBC提供纠错后的数据CR_DATA，轨道缓冲控制器TBC通过连接，向存储控制器MC提供轨道信息to_TR以及轨道地址tr_addr。存储控制器MC和SDRAM SDR相连接，通过被地址addr和RAM控制信号ram_ctrl控制的总线DBUS交换数据。上述后端接口BEI接收已被送往轨道缓冲控制器TBC的请求命令req所请求的、来自存储控制器MC的请求数据to_BE。
以下详细描述图1中显示的单元。
里德-所罗门解码器RSD
此块从输入的预处理数据DATA_IN剥去奇偶校验数据，并通过存储控制器MC，将它发送给SDRAM SDR。计算纠错数据后，SDRAM SDR上的错误数据被纠错后的数据替代。
1.1轨道缓冲控制器TBC：
当执行ECC-纠错时，存储在SDRAM SDR的ECC区中的ECC块准备发往轨道缓冲区。轨道缓冲控制器TBC从ECC区以扇区形式读取纠错后的数据，通过SDRAM SDR的轨道缓冲区内的存储控制，准备有效性判定以及协调它们的存储。
应轨道缓冲控制器TBC的请求，存储控制器MC从SDRAM SDR的轨道缓冲区以扇区形式提取数据，并将其送往后端接口BEI。
1.2存储控制器MC
此单元必须答复上述请求并负责存储资源的登记。根据SDRAM SDR的大小以及它的定时特性规范，作出对物理地址的正确数据映射。
SDRAM SDR功能上被分为两个区域：
ECC-决区和轨道缓冲区。
ECC-块区必须包括至少两个ECC块，因为在ECC块被从里德-所罗门解码器RSD完全读进后，才开始纠错的计算。里德-所罗门解码器RSD执行的内部/外部运行数决定了何时可得到纠错后的数据CR_DATA，并送往存储控制器MC。如果备用的ECC块被读进之前完成这些处理，仅需要两个ECC块存储在SDRAM SDR中；否则数目必须增加。
以扇区组成的SDRAM SDR的轨道缓冲区可填充SDRAM SDR余下的部分。
存储控制器MC必须保留关于所用SDRAM SDR的大小和定时特性的相关处理的物理地址。数据以脉冲串形式，以预设置的脉冲长度送往SDRAMSDR，下一个脉冲串分组的起始地址被送往SDRAM SDR，以加速管线中的数据交换、寻址以及数据传输。SDRAM SDR在脉冲串操作中内部递增地址。
SDRAM SDR如图2所示，由两个存储体域体0和1构成，通过特殊的用管线输送的地址和RAM控制信号ram_ctrl存取。与一般DRAMS相反，寻址可与依据连续脉冲串的位置的数据操作并行进行。这与普通DRAM相比极大地加速了速度。
如果以脉冲串形式完成数据传输，并如果将它组织在存储器中，可实现这些特征所带来的大多数好处，于是存取可以以被称作往复式的模式进行，即每次存取改变存储体。
尽管必须处理几种不同的数据速度，系统时钟CLK同步所有传输。
1.2.1
SDRAM SDR的操作
作为举例，图3和图4显示了用于SDRAM SDR的称作往复操作的操作，此SDRAM SDR有对使用的系统时钟、将所谓的CAS等待时间设置为数字2的16M比特存储器。
图3和图4各自示出的第一行a例举了SDRAM SDR的存储器的存储体0和存储体1上执行的操作。通过激活用通过设置图1的ram_ctrl信号执行的读或写的命令前的ram_ctrl标志的存储体，开始每个传输。操作的结果被显示为标志数据方向的DIN或DOUT。
第二行b示出了系统时钟CLK，第三行c显示了被存储控制器MC控制的特定地址addr。它们被分作在适合时间发送的行地址R0，R1…和列地址Ca，Cb…。
第四行d示出了总线DBUS上相对发生的数据。这些项用地址信号addr上发送的相关位置R和C以及脉冲串中位置的递增数来标志。
图3所示的输出操作，示范了在同时具有有效的地址和数据的相互存储体上的相继读取请求。图4示范了对于写入的相同操作。
使用并不限于提到的实施方式中的特定的SDRAM，本领域的技术人员在不脱离本发明的情况下，可容易地修改它。

Claims (13)

1.一种光记录或再现装置，拥有用于高速数据传输的轨道缓冲器和轨道缓冲控制器，其特征在于：为了加速SDRAM(SDR)的传输，使用由两个存储体形成的SDRAM(SDR)作为纠错和轨道缓冲的存储器，其中所述存储体是通过在每次存取时改变存储体而以往复式的模式存取的，并且存储控制器(MC)按脉冲串来组织要被存储在所述SDRAM(SDR)中或从所述SDRAM(SDR)中读取的数据。
2.如权利要求1的装置，其特征在于：SDRAM(SDR)被连接到存储控制器(MC)，存储控制器(MC)进一步连接到里德-所罗门解码器(RSD)和轨道缓冲控制器(TBC)，以形成所述光记录或再现设备的前端IC。
3.如权利要求1的装置，其特征在于：SDRAM(SDR)被连接到存储控制器(MC)，存储控制器(MC)形成一个接口，监督向SDRAM(SDR)以及从SDRAM(SDR)的数据传输并以脉冲串形式组织SDRAM(SDR)的数据。
4.如权利要求1的装置，其特征在于：SDRAM(SDR)随机存取来自ECC块的字符，根据纠错数据(RS_DATA)更新它并将它作为纠错后的数据(CR_DATA)存储回SDRAM(SDR)的轨道缓存区。
5.如权利要求1的装置，其特征在于：SDRAM(SDR)通过系统时钟CLK的帮助，将来自里德-所罗门解码器(RSD)的原始数据存储到SDRAM(SDR)中，而数据被里德-所罗门解码器(RSD)传送后，里德-所罗门解码器(RSD)执行接着的内部/外部纠错，并根据里德-所罗门解码器(RSD)使得此数据可用的方式和时间，SDRAM(SDR)随机存取来自ECC块的字符，根据纠错数据(RS_DATA)更新它，并将它作为纠错后的数据(CR_DATA)存储回SDRAM(SDR)的轨道缓冲区。
6.如权利要求2的装置，其特征在于：所述前端IC按比特执行数据的解扰和EDC计算。
7.如权利要求1的装置，其特征在于：SDRAM(SDR)被用在光记录或再现装置再现CD的情况中，其中来自里德-所罗门解码器(RSD)的原始数据通过系统时钟(CLK)的帮助，被存储到SDRAM(SDR)并依据CD需求，在轨道缓冲控制器(TBC)的监督下存储到SDRAM(SDR)中。
8.如权利要求7的装置，其特征在于：原始数据从里德-所罗门解码器(RSD)通过存储控制器(MC)被存储以执行纠错。
9.如权利要求1的装置，其特征在于：SDRAM(SDR)被用在光记录或再现装置再现DVD的情况中，来自里德-所罗门解码器(RSD)的原始数据通过系统时钟(CLK)的帮助，被存储到SDRAM(SDR)中，而在数据被里德-所罗门解码器(RSD)传送后，里德-所罗门解码器(RSD)在SDRAM(SDR)内执行内部/外部纠错，并依据DVD需求，纠错后的数据在轨道缓存控制器(TBC)的监督下被修改和再存储到SDRAM中。
10.如权利要求1的装置，其特征在于：SDRAM(SDR)的ECC块区包括至少两个ECC块。
11.如权利要求1的装置，其特征在于：SDRAM(SDR)以预设置的长度、按脉冲串接收或发送数据，并根据目前传输数据的地址和方向，向SDRAM(SDR)发送下一个脉冲串分组的起始地址。
12.一种使用SDRAM(SDR)作为光记录或再现设备的前端IC中的数据的纠错和轨道缓冲存储器的方法，包括步骤：
通过利用由两个存储体形成的SDRAM，其中所述存储体是通过在每次存取时改变存储体而以往复式的模式存取的，以预定脉冲串组织要被SDRAM(SDR)存储或读取的数据，来执行数据存取的一种模式，以加速光记录或再现设备的前端IC的SDRAM(SDR)内数据的纠错和轨道缓冲的速度。
13.如权利要求12的方法，其特征在于：在控制作为数据的纠错和轨道缓冲的存储器的SDRAM(SDR)的存储控制器(MC)内执行所述脉冲串的操作。
CN008171734A 1999-12-17 2000-12-12 用同步动态随机存取存储器作为光记录或再现设备前端集成电路中纠错和轨道缓冲的存储器 Expired - Fee Related CN1218314C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99125206 1999-12-17
EP99125206.5 1999-12-17

Publications (2)

Publication Number Publication Date
CN1409856A CN1409856A (zh) 2003-04-09
CN1218314C true CN1218314C (zh) 2005-09-07

Family

ID=8239645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN008171734A Expired - Fee Related CN1218314C (zh) 1999-12-17 2000-12-12 用同步动态随机存取存储器作为光记录或再现设备前端集成电路中纠错和轨道缓冲的存储器

Country Status (14)

Country Link
US (1) US7346830B2 (zh)
EP (1) EP1245027B1 (zh)
JP (1) JP2003517173A (zh)
KR (1) KR100751475B1 (zh)
CN (1) CN1218314C (zh)
AT (1) ATE276572T1 (zh)
AU (1) AU776026B2 (zh)
DE (1) DE60013904T2 (zh)
DK (1) DK1245027T3 (zh)
ES (1) ES2228645T3 (zh)
MX (1) MXPA02005837A (zh)
PL (1) PL356023A1 (zh)
PT (1) PT1245027E (zh)
WO (1) WO2001045101A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7395488B2 (en) * 2004-12-29 2008-07-01 Zoran Corporation System and method for efficient use of memory device bandwidth
US7802169B2 (en) * 2005-12-12 2010-09-21 Mediatek Inc. Error correction devices and correction methods
US8074153B2 (en) * 2005-12-12 2011-12-06 Mediatek Inc. Error correction devices and correction methods
TWM299458U (en) * 2006-04-21 2006-10-11 Taiwan Microloops Corp Heat spreader with composite micro-structure
US7689894B2 (en) 2006-05-11 2010-03-30 Mediatek Inc. Decoding apparatus and method therefor
US7916866B2 (en) * 2006-05-19 2011-03-29 Mediatek, Inc. Apparatus for descrambling a data retrieved from an optical storage medium, and method therefor
KR20080036838A (ko) * 2006-10-24 2008-04-29 삼성전자주식회사 광정보저장매체 재생／기록 장치의 에러 정정 방법
US10509577B2 (en) * 2014-06-05 2019-12-17 Pure Storage, Inc. Reliable storage in a dispersed storage network

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2276255A (en) * 1993-02-17 1994-09-21 Andor Int Ltd Track buffer with embedded error data
JP3284900B2 (ja) * 1996-10-18 2002-05-20 松下電器産業株式会社 データ復号方法
US5974514A (en) * 1996-11-12 1999-10-26 Hewlett-Packard Controlling SDRAM memory by using truncated burst read-modify-write memory operations
KR100217181B1 (ko) * 1997-01-21 1999-09-01 윤종용 데이타 고속 전송을 위한 시스템 디코더 및 트랙버퍼링 제어방법
KR100233722B1 (ko) * 1997-02-20 1999-12-01 윤종용 디지털 비디오 디스크 재생장치의 디지털신호처리부 테스트장치
JP3834922B2 (ja) * 1997-04-08 2006-10-18 ソニー株式会社 エラー訂正装置および方法
US6278645B1 (en) * 1997-04-11 2001-08-21 3Dlabs Inc., Ltd. High speed video frame buffer
US5896346A (en) * 1997-08-21 1999-04-20 International Business Machines Corporation High speed and low cost SDRAM memory subsystem
JPH1186464A (ja) * 1997-09-05 1999-03-30 Victor Co Of Japan Ltd 信号処理装置
JPH1198462A (ja) * 1997-09-19 1999-04-09 Hitachi Ltd データ再生装置
JPH11110919A (ja) * 1997-09-30 1999-04-23 Victor Co Of Japan Ltd ディジタル信号記録方式及び記録媒体
EP0917143B1 (en) * 1997-11-11 2004-01-02 Deutsche Thomson-Brandt Gmbh Method and apparatus for controlling the buffering of a data stream
JP3307579B2 (ja) * 1998-01-28 2002-07-24 インターナショナル・ビジネス・マシーンズ・コーポレーション データ記憶システム
US6587896B1 (en) * 1998-02-27 2003-07-01 Micron Technology, Inc. Impedance matching device for high speed memory bus
CN100447882C (zh) * 1998-05-06 2008-12-31 汤姆森特许公司 重放位流的处理
JPH11328677A (ja) * 1998-05-20 1999-11-30 Sony Corp 再生装置
US6272153B1 (en) * 1998-06-26 2001-08-07 Lsi Logic Corporation DVD audio decoder having a central sync-controller architecture
US6330626B1 (en) * 1999-05-05 2001-12-11 Qlogic Corporation Systems and methods for a disk controller memory architecture
US6754858B2 (en) * 2001-03-29 2004-06-22 International Business Machines Corporation SDRAM address error detection method and apparatus
US6868519B2 (en) * 2001-04-23 2005-03-15 Lucent Technologies Inc. Reducing scintillation effects for optical free-space transmission

Also Published As

Publication number Publication date
EP1245027A2 (en) 2002-10-02
ATE276572T1 (de) 2004-10-15
DE60013904D1 (de) 2004-10-21
US7346830B2 (en) 2008-03-18
MXPA02005837A (es) 2005-07-01
JP2003517173A (ja) 2003-05-20
DE60013904T2 (de) 2005-09-29
KR100751475B1 (ko) 2007-08-23
WO2001045101A3 (en) 2001-11-08
ES2228645T3 (es) 2005-04-16
US20020191967A1 (en) 2002-12-19
KR20020059799A (ko) 2002-07-13
AU2166301A (en) 2001-06-25
AU776026B2 (en) 2004-08-26
PL356023A1 (en) 2004-05-31
CN1409856A (zh) 2003-04-09
PT1245027E (pt) 2005-01-31
EP1245027B1 (en) 2004-09-15
DK1245027T3 (da) 2004-11-15
WO2001045101A2 (en) 2001-06-21

Similar Documents

Publication Publication Date Title
KR100385370B1 (ko) 개선된 메모리 시스템 장치 및 방법
CN1146790C (zh) 利用硬件自动擦除存储器中的纠错码差错的方法和装置
JP5231642B2 (ja) メモリモジュール内の独立制御式仮想メモリ装置
CN101685381B (zh) 固态大容量存储装置的数据串流
JP4197034B2 (ja) データインタリーブ装置
US10705988B2 (en) Memory module threading with staggered data transfers
JPH032943A (ja) 記憶システム
JP4317166B2 (ja) データを転送するインタフェースを有する光記憶システム
CN1218314C (zh) 用同步动态随机存取存储器作为光记录或再现设备前端集成电路中纠错和轨道缓冲的存储器
JPH07507410A (ja) 改良された固体記憶素子
CN1714401A (zh) 对二维访问优化的sdram地址映射
CN1652248A (zh) 用地址信号设置运行模式的方法和存储系统
TW425508B (en) Narrow data width dram with low latency page-hit operations
US6021482A (en) Extended page mode with a skipped logical addressing for an embedded longitudinal redundancy check scheme
CN1855077A (zh) 存储器控制系统
US6148388A (en) Extended page mode with memory address translation using a linear shift register
JP5204777B2 (ja) メモリ装置及びその制御方法
JPH11259238A (ja) 信号処理装置
TWI721660B (zh) 控制資料讀寫裝置與方法
JP3615250B2 (ja) ディスクアレイ装置
JP2009032055A (ja) データ記憶装置
JPH076093A (ja) 記憶制御装置
JP3561502B2 (ja) 改良されたメモリシステムおよび方法
JP3561502B6 (ja) 改良されたメモリシステムおよび方法
CN112397112A (zh) 存储器、存储器芯片以及存储器数据存取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050907

Termination date: 20171212

CF01 Termination of patent right due to non-payment of annual fee