CN112397112A - 存储器、存储器芯片以及存储器数据存取方法 - Google Patents

存储器、存储器芯片以及存储器数据存取方法 Download PDF

Info

Publication number
CN112397112A
CN112397112A CN202010289049.9A CN202010289049A CN112397112A CN 112397112 A CN112397112 A CN 112397112A CN 202010289049 A CN202010289049 A CN 202010289049A CN 112397112 A CN112397112 A CN 112397112A
Authority
CN
China
Prior art keywords
memory
read
write
amplifier
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010289049.9A
Other languages
English (en)
Inventor
越川康二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Semiconductor Manufacturing Corp
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN112397112A publication Critical patent/CN112397112A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2209—Concurrent read and write
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

本发明提供一种存储器、存储器芯片以及存储器数据存取方法。本发明的存储器包含多个存储器芯片。多个存储器芯片中的每一个包含第一体组、第二体组以及读取放大器及写入放大器。第一体组包含多个第一存储体。第二体组包含多个第二存储体。读取放大器及写入放大器分别耦接至第一体组及第二体组。读取放大器及写入放大器经配置以独立地存取不同体组。

Description

存储器、存储器芯片以及存储器数据存取方法
技术领域
本发明大体上涉及存储器数据存取技术，特定而言，涉及一种存储器、存储器芯片以及存储器数据存取方法。
相关申请的交叉参考
本申请案主张2019年8月15日申请的美国临时申请案序列号62/886,973的优先权益。以上所提及的专利申请案的全部内容特此以引用的方式并入本文中，且成为本说明书的一部分。
背景技术
在一般存储器架构中，存储器的多个存储器芯片中的每一个仅包含具有多个存储体的一个存储体组，其中存储器芯片中的每一个还包含一个读取放大器及一个写入放大器。也就是说，存储器芯片中的每一个必须在不同时间分别执行读取操作及写入操作。换言之，若存储器芯片中的一个在相同时间具有读取需求及写入需求，则存储器芯片中的一个必须执行读取操作及写入操作中的一个，且随后在完成前一操作之后执行读取操作及写入操作中的另一个。因此，一般存储器架构的存储器的存储器数据存取效率较低，且易于发生存储器数据存取冲突。因此，关于如何使存储器达到良好数据存取效率以及减少存储器数据存取冲突，下文提供若干实施例的解决方案。
发明内容
本发明针对一种存储器、存储器芯片以及存储器数据存取方法，且能够提供较佳存储器数据存取效率。
本发明的存储器包含多个存储器芯片。多个存储器芯片中的每一个包含第一体组、第二体组以及读取放大器及写入放大器。第一体组包含多个第一存储体(Bank)。第二体组包含多个第二存储体。读取放大器及写入放大器分别耦接至第一体组及第二体组，且经配置以独立地存取不同体组。
在本发明的一实施例中，各多个存储器芯片的读取放大器经由第一子输入/输出总线耦接至第一输入/输出总线。第一输入/输出总线的频宽大于第一子输入/输出总线的频宽，以使得多个存储器芯片的读取放大器的至少部分同时经由第一输入/输出总线传输数据。
在本发明的一实施例中，第一输入/输出总线的频宽等于耦接多个存储器芯片的读取放大器的第一子输入/输出总线的频宽的总和。
在本发明的一实施例中，各多个存储器芯片的写入放大器经由第二子输入/输出总线耦接至第二输入/输出总线。第二输入/输出总线的频宽大于第二子输入/输出总线的频宽，以使得多个存储器芯片的写入放大器的至少部分同时经由第二输入/输出总线接收数据。
在本发明的一实施例中，第二输入/输出总线的频宽等于耦接多个存储器芯片的写入放大器的第二子输入/输出总线的频宽的总和。
在本发明的一实施例中，存储器芯片中的一个接收读取开始命令以开始读取操作，且存储器芯片中的一个的读取放大器在读取操作的读取时段期间自第一体组及第二体组中的一个读取第一数据。存储器芯片中的一个在读取时段期间连续接收写入开始命令以开始写入操作，且存储器芯片中的一个的写入放大器在写入操作的写入时段期间将第二数据写入至第一体组及第二体组中的一个中，其中读取时段与写入时段部分交叠。
在本发明的一实施例中，多个第一存储体及多个第二存储体中的每一个为存储器阵列。存储器阵列包含多个子存储器阵列。多个子存储器阵列经由全局数据线耦接至读取放大器及写入放大器。当读取放大器在读取时段期间根据读取开始命令自全局数据线读取多个子存储器阵列中的一个的第一数据时，写入放大器预先接收第二数据以开始写入时段。在读取放大器完成在读取时段期间自全局数据线接收第一数据之后，写入放大器将第二数据连续传输至全局数据线以用于在写入时段期间写入至相同或不同子存储器阵列中。
在本发明的一实施例中，多个存储器芯片中的每一个包含选择器。选择器经由第一内部输入/输出总线耦接至读取放大器，经由第二内部输入/输出总线耦接至写入放大器，且经由子共享输入/输出总线耦接至共享输入/输出总线。选择器经配置以选择以经由读取放大器及写入放大器来存取第一体组或第二体组。
在本发明的一实施例中，子共享输入/输出总线的频宽大于或等于第一内部输入/输出总线及第二内部输入/输出总线的频宽的总和，以使得读取放大器及写入放大器同时存取不同存储体。
在本发明的一实施例中，共享输入/输出总线的频宽等于两个子共享输入/输出总线的频宽的总和。
本发明的存储器芯片包含第一体组、第二体组以及读取放大器及写入放大器。第一体组包含多个第一存储体。第二体组包含多个第二存储体。读取放大器及写入放大器分别耦接至第一体组及第二体组，且经配置以独立地存取不同体组。
存储器数据存取方法适用于本发明的存储器芯片。存储器芯片包含第一体组、第二体组、读取放大器以及写入放大器。读取放大器及写入放大器经配置以独立地存取不同体组。数据存取方法包含以下步骤。由存储器芯片接收读取开始命令以开始读取操作。由读取放大器在读取操作的读取时段期间自第一体组及第二体组中的一个读取第一数据。在读取时段期间，由存储器芯片连续接收写入开始命令以开始写入操作。由写入放大器在写入操作的写入时段期间将第二数据写入至第一体组及第二体组中的一个中，其中读取时段与写入时段部分交叠。
基于上文，根据本发明的存储器、存储器芯片以及存储器数据存取方法，存储器的存储器芯片能够同时对不同存储体组执行读取操作及写入操作，因此存储器芯片及存储器能够提供较佳存储器数据存取效率。
为使本发明的前述特征及优点更容易理解，下文详细描述附有随附图式的实施例。
附图说明
包含附图以提供本发明的进一步理解，且附图并入于本说明书中并构成本说明书的一部分。图式说明本发明的例示性实施例，且与本说明书一起用以解释本发明的原理。
图1为根据本发明的一实施例的存储器的示意性架构图。
图2为根据本发明的一实施例的存储器芯片的示意性架构图。
图3为根据本发明的一实施例的存取相同存储体组的操作时序图。
图4为根据本发明的另一实施例的存取相同存储体组的操作时序图。
图5为根据本发明的一实施例的存取不同存储体组的操作时序图。
图6为根据本发明的另一实施例的存取不同存储体组的操作时序图。
图7为根据本发明的另一实施例的存储器的示意性架构图。
图8为根据本发明的一实施例的存储器数据存取方法的流程图。
具体实施方式
为使本发明的内容更易于理解，列出以下实施例作为本发明的实例，所述实例可完全相应地实施。另外，若可能，则在图式中以相同标识数字标记的元件/组件/步骤及实施方案模式表示相同或类似部分。
图1为根据本发明的一实施例的存储器的示意性架构图。参考图1，存储器100包含存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140，且多个存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140经由两个输入/输出总线101及输入/输出总线102耦接至存储器100外部的其他电路或模块，诸如中央处理器单元(centerprocessor unit；CPU)、图像信号处理器(image signal processor；ISP)核心、数字信号处理器(digital signal processor；DSP)核心、图形处理单元(graphics processing unit；GPU)核心、卷积神经网络(convolutional neural network；CNN)加速器或具有大量数据的存储器存取需求的其他模块。在本发明的实施例中，存储器100可为动态随机存取存储器(dynamic random-access memory；DRAM)，但本发明不限于此。在本发明的实施例中，存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140包含第一存储体组111、第一存储体组121、第一存储体组131以及第一存储体组141以及第二存储体组112、第二存储体组122、第二存储体组132以及第二存储体组142，其中存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140中的每一个包含一个第一存储体组及一个第二存储体组。换言之，存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140中的每一个的一个存储器阵列可经划分以形成两个不同存储体组，且两个不同存储体组中的每一个还包含一个或多个存储体。
在本发明的实施例中，第一存储体组111、第一存储体组121、第一存储体组131以及第一存储体组141以及第二存储体组112、第二存储体组122、第二存储体组132以及第二存储体组142包含第一存储体111_1、第一存储体112_1、第一存储体121_1、第一存储体122_1、第一存储体131_1、第一存储体132_1、第一存储体141_1以及第一存储体142_1以及第二存储体111_2、第二存储体112_2、第二存储体121_2、第二存储体122_2、第二存储体131_2、第二存储体132_2、第二存储体141_2以及第二存储体142_2，其中一个存储体组包含一个第一存储体及一个第二存储体。举例而言，存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140中的每一个的存储能力为1十亿字节(Gigabyte；Gb)，其中一个存储体的存储宽度为128千字节(Kilobyte；Kb)，且一个存储体的存储深度为2千字节。在本发明的实施例中，存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140还包含读取放大器113、读取放大器123、读取放大器133以及读取放大器143以及写入放大器114、写入放大器124、写入放大器134以及写入放大器144，其中存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140中的每一个包含一个读取放大器及一个写入放大器。读取放大器113、读取放大器123、读取放大器133以及读取放大器143中的每一个耦接至存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140中的每一个中的各别两个存储体组，且写入放大器114、写入放大器124、写入放大器134以及写入放大器144中的每一个也耦接至存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140中的每一个中的各别两个存储体组。读取放大器113、读取放大器123、读取放大器133以及读取放大器143分别经由子输入/输出总线115、子输入/输出总线125、子输入/输出总线135以及子输入/输出总线145耦接至输入/输出总线101。写入放大器114、写入放大器124、写入放大器134以及写入放大器144分别经由子输入/输出总线116、子输入/输出总线126、子输入/输出总线136以及子输入/输出总线146耦接至输入/输出总线102。然而，本发明的存储器100的存储器芯片的数目及存储体的数目不限于此。
在本发明的实施例中，输入/输出总线101的频宽可大于或等于子输入/输出总线115、子输入/输出总线125、子输入/输出总线135以及子输入/输出总线145的频宽的总和。举例而言，输入/输出总线101的频宽可为2千字节，且子输入/输出总线115、子输入/输出总线125、子输入/输出总线135以及子输入/输出总线145的频宽中的每一个可为512字节。因此，存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140共享输入/输出总线101，以使得存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140的至少部分的读取操作可同时独立地执行，其中存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140的至少部分可同时经由输入/输出总线101的子输入/输出总线115、子输入/输出总线125、子输入/输出总线135以及子输入/输出总线145传输数据。在本发明的实施例中，输入/输出总线102的频宽可大于或等于子输入/输出总线116、子输入/输出总线126、子输入/输出总线136以及子输入/输出总线146的频宽的总和。举例而言，输入/输出总线102的频宽可为2千字节，且子输入/输出总线116、子输入/输出总线126、子输入/输出总线136以及子输入/输出总线146的频宽中的每一个可为512字节。因此，存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140共享输入/输出总线102，以使得存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140的至少部分的写入操作可同时独立地执行，其中存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140可同时经由输入/输出总线102的子输入/输出总线116、子输入/输出总线126、子输入/输出总线136以及子输入/输出总线146接收数据。
在本发明的实施例中，采用存储器芯片110作为一实例，由于读取放大器113及写入放大器114分别耦接至体组111及体组112，因而读取放大器113及写入放大器114能够独立地存取不同体组111及体组112。也就是说，读取放大器113可自体组111及体组112中的一个读取数据，且写入放大器114可同时将数据写入至体组111及体组112中的另一个中。换言之，存储器100的存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140能够同时对不同体组执行读取操作及写入操作中的至少一个。存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140无需等待彼此的存取操作，从而节省等待存取的时间。因此，本发明的存储器100能够提供快速且高效的存储器数据存取效率以满足大量数据的存储器存取需求。
图2为根据本发明的一实施例的存储器芯片的示意性架构图。参考图2，存储器芯片200可应用于本发明的各实施例的存储器芯片。存储器芯片200包含多个子存储器阵列210_1至子存储器阵列210_N，其中N为大于1的正整数，且子存储器阵列210_1至子存储器阵列210_N属于一个存储体组。此外，子存储器阵列210_1至子存储器阵列210_N可分别对应于两个存储体，诸如以上第一存储体及以上第二存储体。存储器芯片200还包含对应于子存储器阵列210_1至子存储器阵列210_N的多个感测放大器220_1至感测放大器220_N。在的本发明的实施例中，存储器芯片200的读取放大器207及写入放大器208分别经由全局数据线放大器205及全局数据线放大器206分别耦接至全局数据线203，且全局数据线203进一步耦接至感测放大器220_1至感测放大器220_N。读取放大器207及写入放大器208为先入先出(first input first output；FIFO)信道。感测放大器220_1至感测放大器220_N分别存取子存储器阵列210_1至子存储器阵列210_N，且经由多个局部数据线204_1至局部数据线204_N将数据传输至全局数据线203。在本发明的实施例中，读取放大器207进一步耦接至输入/输出总线201以将由子存储器阵列210_1至子存储器阵列210_N中的任一个读取的数据传输至外部，且写入放大器208进一步耦接至输入/输出总线202以自外部接收数据以用于写入至子存储器阵列210_1至子存储器阵列210_N中的任一个中。
图3为根据本发明的一实施例的存取相同存储体组的操作时序图。参考图2及图3，图3的操作时序图可应用于存储器芯片200，且此实施例采用存取子存储器阵列210_1(相同存储体组)作为一实例。在本发明的实施例中，如由图3中的时间顺序CMD所示，存储器芯片200在时段311期间接收读取开始命令(RD)以开始读取操作，且随后存储器芯片200在时段321期间接收写入开始命令(WR)以开始写入操作，其中读取操作的读取时段与写入操作的写入时段部分交叠。读取时段在时间点t10至时间点t12之间。写入时段在时间点t11至时间点t13之间。在本发明的实施例中，在存储器芯片200在时段311期间接收读取开始命令(RD)且开始读取操作之后，如由图3中的时间顺序SA所示，感测放大器220_1在时段312期间自子存储器阵列210_1读取数据(Q)。随后，如由图3中的时间顺序LD所示，在时段313期间由局部数据线204_1传输数据(Q)。随后同样，如由图3中的时间顺序GD所示，在时段314期间由全局数据线203传输数据(Q)。最终，如由图3中的时间顺序I/O所示，全局数据线放大器205及读取放大器207自全局数据线203接收数据(Q)，且将数据(Q)提供至输入/输出总线201。
在本发明的实施例中，存储器芯片200可在时段321期间(在读取开始命令(RD)之后)接收写入开始命令(WR)。举例而言，当感测放大器220_1自子存储器阵列210_1读取数据(Q)时，存储器芯片200接收写入开始命令(WR)。因此，如由图3中的时间顺序I/O所示，全局数据线放大器206及写入放大器208在时段322期间自输入/输出总线202接收数据(D)，且将数据(D)提供至全局数据线203。随后，如由图3中的时间顺序GD所示，在时段323期间由全局数据线203传输数据(D)。应注意，如由图3中的时间顺序GD所示，由于全局数据线203首先输出数据(D)且随后输入数据(Q)，因而全局数据线203不具有存储器数据存取冲突。随后同样，如由图3中的时间顺序LD所示，在时段324期间由局部数据线204_1传输数据(D)。最终，如由图3中的时间顺序SA所示，感测放大器220_1在时段325期间经由子存储器阵列210_1将数据(D)写入至子存储器阵列210_1中。因此，在局部数据线204_1及感测放大器220_1中也不存在存储器数据存取冲突。此外，由于读取操作的读取时段与写入操作的写入时段部分交叠，因而存储器芯片200能够提供快速且高效的数据存取效率。另外，在本发明的其他实施例中，图3的操作时序图也可应用于对存储器芯片200的相同存储体组中的不同子存储器阵列执行读取操作及写入操作的另一存取情况。
图4为根据本发明的另一实施例的存取相同存储体组的操作时序图。图4为根据本发明的一实施例的存取相同存储体组的操作时序图。参考图2及图4，图4的操作时序图可应用于存储器芯片200，且此实施例采用存取子存储器阵列210_1(相同存储体组)作为一实例。在本发明的实施例中，如由图4中的时间顺序CMD所示，存储器芯片200在时段411期间接收写入开始命令(WR)以开始写入操作，且随后存储器芯片200在时段421期间接收读取开始命令(RD)以开始读取操作，其中读取操作的读取时段与写入操作的写入时段不交叠。写入时段在时间点t20至时间点t21之间。读取时段在时间点t22至时间点t23之间。在本发明的实施例中，在存储器芯片200在时段411期间接收写入开始命令(WR)且开始写入操作之后，如由图4中的时间顺序I/O所示，全局数据线放大器206及写入放大器208在时段412期间自输入/输出总线202接收数据(D)且将数据(D)提供至全局数据线203。随后，如由图4中的时间顺序GD所示，在时段413期间由全局数据线203传输数据(D)。随后同样，如由图4中的时间顺序LD所示，在时段414期间由局部数据线204_1传输数据(D)。最终，如由图4中的时间顺序SA所示，感测放大器220_1在时段415期间将数据(D)写入至子存储器阵列210_1中。
在本发明的实施例中，为避免感测放大器220_1、局部数据线204_1以及全局数据线放大器205发生数据存取冲突，若在读取操作之前执行写入操作，则读取操作应在执行之前等待读取操作完成。因此，如由图4中的时间顺序SA所示，感测放大器220_1在时段422期间经由子存储器阵列210_1自子存储器阵列210_1读取数据(Q)。随后，如由图4中的时间顺序LD所示，在时段423期间由局部数据线204_1传输数据(Q)。随后同样，如由图4中的时间顺序GD所示，在时段424期间由全局数据线203传输数据(Q)。最终，如由图4中的时间顺序I/O所示，全局数据线放大器205及读取放大器207在时段425期间自全局数据线203接收数据(Q)，且将数据(Q)提供至输入/输出总线201。另外，在本发明的其他实施例中，图4的操作时序图也可应用于对存储器芯片200的相同存储体组中的不同子存储器阵列执行读取操作及写入操作的另一存取情况。
图5为根据本发明的一实施例的存取不同存储体组的操作时序图。参考图2及图5，图5的操作时序图可应用于存储器芯片200，且此实施例采用存取不同存储体组的不同子存储器阵列作为一实例。在本发明的实施例中，图2的存储器芯片200可还包含另一存储体组(未展示)，且读取放大器207及写入放大器208可另外耦接至另一存储体组的另一子存储器阵列。
在本发明的实施例中，存储器芯片200存取子存储器阵列210_1及属于不同存储体组的另一子存储器阵列。因此，如由图5中的时间顺序CMD所示，存储器芯片200在时段511期间接收读取开始命令(RD0)以开始读取操作，且随后存储器芯片200在时段521期间接收写入开始命令(WR1)以开始写入操作，其中读取操作的读取时段与写入操作的写入时段部分交叠。读取时段在时间点t30至时间点t32之间。写入时段在时间点t31至时间点t33之间。在本发明的实施例中，在存储器芯片200在时段511期间接收读取开始命令(RD)且开始读取操作之后，如由图5中的时间顺序SA0所示，感测放大器220_1在时段512期间经由子存储器阵列210_1自子存储器阵列210_1读取数据(Q0)。随后，如由图5中的时间顺序LD0所示，在时段513期间由局部数据线204_1传输数据(Q0)。随后同样，如由图5中的时间顺序GD0所示，在时段514期间由全局数据线203传输数据(Q0)。最终，如由图5中的时间顺序OUT所示，全局数据线放大器205及读取放大器207自全局数据线203接收数据(Q0)，且将数据(Q0)提供至输入/输出总线201。
在本发明的实施例中，存储器芯片200可在时段521期间(在读取开始命令(RD0)之后)接收写入开始命令(WR1)。举例而言，当感测放大器220_1自子存储器阵列210_1读取数据(Q0)时，存储器芯片200接收写入开始命令(WR1)。因此，如由图5中的时间顺序IN所示，另一全局数据线放大器及写入放大器208在时段522期间自输入/输出总线202接收数据(D1)且将数据(D1)提供至另一全局数据线(未展示)。随后，如由图5中的时间顺序GD1所示，在时段523期间由另一全局数据线传输数据(D1)。随后同样，如由图5中的时间顺序LD1所示，在时段524期间由另一局部数据线(未展示)传输数据(D1)。最终，如由图5中的时间顺序SA1所示，另一感测放大器(未展示)在时段325期间将数据(D1)写入至属于不同存储体组的另一子存储器阵列中。应注意，由于读取放大器207及写入放大器208经配置以藉由不同全局数据线放大器、不同全局数据线、不同局部数据线以及不同感测放大器来存取属于两个不同存储体组的两个不同子存储器阵列，因而存储器芯片200在实施例的此数据存取情况下不具有存储器数据存取冲突，且能够提供快速且高效的数据存取效率。
图6为根据本发明的另一实施例的存取不同存储体组的操作时序图。参考图2及图6，图6的操作时序图可应用于存储器芯片200，且此实施例采用存取不同存储体组的不同子存储器阵列作为一实例。在本发明的实施例中，图2的存储器芯片200可还包含另一存储体组(未展示)，且读取放大器207及写入放大器208可另外耦接至另一存储体组的另一子存储器阵列。
在本发明的实施例中，存储器芯片200存取子存储器阵列210_1及属于不同存储体组的另一子存储器阵列。因此，如由图6中的时间顺序CMD所示，存储器芯片200在时段611期间接收写入开始命令(WR0)以开始写入操作，且随后存储器芯片200在时段621期间接收读取开始命令(RD1)以开始读取操作，其中读取操作的读取时段与写入操作的写入时段部分交叠。写入时段在时间点t40至时间点t42之间。读取时段在时间点t41至时间点t43之间。在本发明的实施例中，在存储器芯片200在时段611期间接收写入开始命令(WR0)且开始写入操作之后，如由图6中的时间顺序IN所示，全局数据线放大器206及写入放大器208在时段612期间自输入/输出总线202接收数据(D0)且将数据(D0)提供至全局数据线203。随后，如由图6中的时间顺序GD0所示，在时段613期间由全局数据线203传输数据(D0)。随后同样，如由图6中的时间顺序LD0所示，在时段614期间由局部数据线204_1传输数据(D0)。最终，如由图6中的时间顺序SA0所示，感测放大器220_1在时段615期间经由子存储器阵列210_1将数据(D0)写入至子存储器阵列210_1中。
在本发明的实施例中，存储器芯片200可在时段621期间(在写入开始命令(WR0)之后)接收读取开始命令(RD1)。举例而言，当全局数据线放大器206及写入放大器208自输入/输出总线202接收数据(D0)时，存储器芯片200接收读取开始命令(RD1)。因此，如由图6中的时间顺序SA1所示，另一感测放大器(未展示)在时段622期间自属于不同存储体组的另一子存储器阵列读取数据(Q1)。随后，如由图6中的时间顺序LD1所示，在时段623期间由另一局部数据线(未展示)传输数据(Q1)。随后同样，如由图6中的时间顺序GD1所示，在时段624期间由另一全局数据线(未展示)传输数据(Q1)。最终，如由图6中的时间顺序OUT所示，另一全局数据线放大器及读取放大器207在时段625期间自另一全局数据线接收数据(Q1)，且将数据(Q1)提供至输入/输出总线201。应注意，由于读取放大器207及写入放大器208经配置以藉由不同全局数据线放大器、不同全局数据线、不同局部数据线以及不同感测放大器来存取属于两个不同存储体组的两个不同子存储器阵列，因而存储器芯片200在实施例的此数据存取情况下不具有存储器数据存取冲突，且能够提供快速且高效的数据存取效率。
图7为根据本发明的另一实施例的存储器的示意性架构图。存储器700包含存储器芯片710、存储器芯片720、存储器芯片730以及存储器芯片740，且多个存储器芯片710、存储器芯片720、存储器芯片730以及存储器芯片740耦接至存储器700外部的其他电路或模块。在本发明的实施例中，存储器芯片710、存储器芯片720、存储器芯片730以及存储器芯片740包含第一存储体组711、第一存储体组721、第一存储体组731以及第一存储体组741以及第二存储体组712、第二存储体组722、第二存储体组732以及第二存储体组742，其中存储器芯片710、存储器芯片720、存储器芯片730以及存储器芯片740中的每一个包含一个第一存储体组及一个第二存储体组。在本发明的实施例中，第一存储体组711、第一存储体组721、第一存储体组731以及第一存储体组741以及第二存储体组712、第二存储体组722、第二存储体组732以及第二存储体组742包含第一存储体711_1、第一存储体712_1、第一存储体721_1、第一存储体722_1、第一存储体731_1、第一存储体732_1、第一存储体741_1以及第一存储体742_1以及第二存储体711_2、第二存储体712_2、第二存储体721_2、第二存储体722_2、第二存储体731_2、第二存储体732_2、第二存储体741_2以及第二存储体742_2，其中一个存储体组包含一个第一存储体及一个第二存储体。存储器芯片710、存储器芯片720、存储器芯片730以及存储器芯片740还包含读取放大器713、读取放大器723、读取放大器733以及读取放大器743以及写入放大器714、写入放大器724、写入放大器734以及写入放大器744，其中存储器芯片710、存储器芯片720、存储器芯片730以及存储器芯片740中的每一个包含一个读取放大器及一个写入放大器。与图1的以上实施例相比，存储器芯片710、存储器芯片720、存储器芯片730以及存储器芯片740还包含选择器717、选择器727、选择器737以及选择器747，其中存储器芯片710、存储器芯片720、存储器芯片730以及存储器芯片740中的每一个包含一个选择器。在本发明的实施例中，读取放大器713、读取放大器723、读取放大器733以及读取放大器743中的每一个耦接至存储器芯片710、存储器芯片720、存储器芯片730以及存储器芯片740中的每一个中的各别两个存储体组，且写入放大器714、写入放大器724、写入放大器734以及写入放大器744中的每一个也耦接至存储器芯片710、存储器芯片720、存储器芯片730以及存储器芯片740中的每一个中的各别两个存储体组。
在本发明的实施例中，读取放大器713、读取放大器723、读取放大器733以及读取放大器743分别经由内部输入/输出总线715、内部输入/输出总线725、内部输入/输出总线735以及内部输入/输出总线745耦接至选择器717、选择器727、选择器737以及选择器747。写入放大器714、写入放大器724、写入放大器734以及写入放大器744分别经由内部输入/输出总线716、内部输入/输出总线726、内部输入/输出总线736以及内部输入/输出总线746耦接至选择器717、选择器727、选择器737以及选择器747。选择器717、选择器727、选择器737以及选择器747经由子共享输入/输出总线718、子共享输入/输出总线728、子共享输入/输出总线738以及子共享输入/输出总线748耦接至共享输入/输出总线701。在本发明的实施例中，选择器717、选择器727、选择器737以及选择器747经配置以分别选择以经由各别读取放大器或及各别写入放大器根据各别存储器地址来存取各别第一体组或各别第二体组。然而，本发明的存储器的存储器芯片的数目及存储体的数目不限于此。
在本发明的实施例中，共享输入/输出总线701的频宽可大于或等于子共享输入/输出总线718、子共享输入/输出总线728、子共享输入/输出总线738以及子共享输入/输出总线748中的任两者的频宽的总和。子共享输入/输出总线718可大于或等于内部输入/输出总线715及内部输入/输出总线716的频宽的总和。子共享输入/输出总线728可大于或等于内部输入/输出总线725及内部输入/输出总线726的频宽的总和。子共享输入/输出总线738可大于或等于内部输入/输出总线735及内部输入/输出总线736的频宽的总和。子共享输入/输出总线748可大于或等于内部输入/输出总线745及内部输入/输出总线746的频宽的总和。举例而言，共享输入/输出总线701的频宽可为2千字节，且子共享输入/输出总线718、子共享输入/输出总线728、子共享输入/输出总线738以及子共享输入/输出总线748的频宽中的每一个可为1千字节。内部输入/输出总线715、内部输入/输出总线725、内部输入/输出总线735以及内部输入/输出总线745以及内部输入/输出总线716、内部输入/输出总线726、内部输入/输出总线736以及内部输入/输出总线746的频宽中的每一个可为512字节。因此，存储器芯片710、存储器芯片720、存储器芯片730以及存储器芯片740的至少部分的读取操作或写入操作中的至少一个可同时独立地执行，其中存储器芯片710、存储器芯片720、存储器芯片730以及存储器芯片740的至少部分可同时经由子共享输入/输出总线718、子共享输入/输出总线728、子共享输入/输出总线738以及子共享输入/输出总线748将数据传输至共享输入/输出总线701，且同时经由子共享输入/输出总线718、子共享输入/输出总线728、子共享输入/输出总线738以及子共享输入/输出总线748自共享输入/输出总线701接收数据。
在本发明的实施例中，采用存储器芯片710作为一实例，由于读取放大器713及写入放大器714分别耦接至体组711及体组712，因而读取放大器713及写入放大器714能够独立地存取不同体组711及体组712。也就是说，可由选择器717选择读取放大器713以根据存储器地址自体组711及体组712中的一个读取数据，且同时可由选择器717选择写入放大器714以根据另一存储器地址将数据写入至体组711及体组712中的另一个中。换言之，存储器700的存储器芯片710、存储器芯片720、存储器芯片730以及存储器芯片740能够同时对不同体组执行读取操作及写入操作中的至少一个。存储器芯片710、存储器芯片720、存储器芯片730以及存储器芯片740无需等待彼此的存取操作以节省等待存取的时间。因此，本发明的存储器700能够提供快速且高效的存储器数据存取效率以满足大量数据的存储器存取需求，且进一步减少耦接至外部的输入/输出总线的数目。应注意，图3至图6的操作时序图也可应用于存储器芯片700，且对应用于存储器芯片700的图3至图6的操作时序图的实施方案内容及技术特征的充足教导及建议可自图1至图6的实施例的相关描述习得，且其细节不重复。
图8为根据本发明的一实施例的存储器数据存取方法的流程图。参考图1及图8，图8的存储器数据存取方法可至少适用于图1的存储器100的存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140中的任一个，且以下描述采用存储器芯片110作为一实例。在步骤S810中，存储器芯片110接收读取开始命令以开始读取操作。在步骤S820中，读取放大器113在读取操作的读取时段期间自第一体组111及第二体组112中的一个读取第一数据。在步骤S830中，存储器芯片110在读取时段期间连续接收写入开始命令以开始写入操作。在步骤S840中，写入放大器114在写入操作的写入时段期间将第二数据写入至第一体组111及第二体组112中的一个中，其中读取时段与写入时段部分交叠。因此，由于读取操作的读取时段与写入操作的写入时段部分交叠，因而图8的存储器数据存取方法能够制造存储器100中的存储器芯片110、存储器芯片120、存储器芯片130以及存储器芯片140中的任一个以提供快速且高效的数据存取效率。
另外，可自图1至图7的实施例的相关描述习得对实施例的存储器100的其他存储器特征、实施方案细节及技术特征的充足教导及建议，且不重复其细节。
总之，在存储器中，根据本发明的存储器芯片及其存储器数据存取方法，存储器的存储器芯片能够同时对不同存储体组执行读取操作及写入操作。此外，若在写入操作之前预先对相同存储体组执行读取操作，则读取操作的读取时段与写入操作的写入时段可部分交叠。因此，本发明的存储器芯片及存储器能够提供较佳存储器数据存取效率，且避免存储器数据存取冲突。
本领域的技术人员将显而易见，在不偏离本发明的范畴或精神的情况下，能够对所揭露实施例作出各种修改及变化。鉴于前述，本发明意欲覆盖修饰及变化，前提为所述修饰及变化属于以下申请专利范围及其等效物的范畴内。
【符号说明】
100、700:存储器
101、102、201、202:输入/输出总线
110、120、130、140、200、710、720、730、740:存储器芯片
111、121、131、141、711、721、731、741:第一存储体组
111_1、112_1、121_1、122_1、131_1、132_1、141_1、142_1、711_1、712_1、721_1、722_1、731_1、732_1、741_1、742_1:第一存储体
111_2、112_2、121_2、122_2、131_2、132_2、141_2、142_2、711_2、712_2、721_2、722_2、731_2、732_2、741_2、742_2:第二存储体
112、122、132、142、712、722、732、742:第二存储体组
113、123、133、143、207、713、723、733、743:读取放大器
114、124、134、144、208、714、724、734、744:写入放大器
115、116、125、126、135、136、145、146:子输入/输出总线
203:全局数据线
204_1、204_N:局部数据线
205、206:全局数据线放大器
210_1、210_N:子存储器阵列
220_1、220_N:感测放大器
311、312、313、314、315、321、322、323、324、325、411、412、413、414、415、421、422、423、424、425、511、512、513、514、515、521、522、523、524、525、611、612、613、614、615、621、622、623、624、625:时段
701:共享输入/输出总线
715、716、725、726、735、736、745、746:内部输入/输出总线
717、727、737、747选择器
718、728、738、748:子共享输入/输出总线
CMD、SA、SA0、SA1、LD、LD0、LD1、GD、GD0、GD1、OUT、IN、I/O:时间顺序
S810、S820、S830、S840:步骤
t10、t11、t12、t13、t20、t21、t22、t23、t30、t31、t32、t33、t40、t41、t42、t43:时间点

Claims (20)

1.一种存储器，包括多个存储器芯片，其中所述多个存储器芯片中的每一个包括：
第一体组，包括多个第一存储体；
第二体组，包括多个第二存储体；以及
读取放大器及写入放大器，分别耦接至所述第一体组及所述第二体组，且经配置以独立地存取不同体组。
2.如权利要求1所述的存储器，其中各所述多个存储器芯片的所述读取放大器经由第一子输入/输出总线耦接至第一输入/输出总线，且所述第一输入/输出总线的频宽大于所述第一子输入/输出总线的频宽，以使得所述多个存储器芯片的所述读取放大器的至少部分同时经由所述第一输入/输出总线传输数据。
3.如权利要求2所述的存储器，其中所述第一输入/输出总线的所述频宽等于耦接所述多个存储器芯片的所述读取放大器的所述第一子输入/输出总线的所述频宽的总和。
4.如权利要求1所述的存储器，其中各所述多个存储器芯片的所述写入放大器经由第二子输入/输出总线耦接至第二输入/输出总线，且所述第二输入/输出总线的频宽大于所述第二子输入/输出总线的频宽，以使得所述多个存储器芯片的所述写入放大器的至少部分经由所述第二输入/输出总线同时接收数据。
5.如权利要求4所述的存储器，其中所述第二输入/输出总线的所述频宽等于耦接所述多个存储器芯片的所述写入放大器的所述第二子输入/输出总线的所述频宽的总和。
6.如权利要求1所述的存储器，其中存储器芯片中的一个接收读取开始命令以开始读取操作，且所述存储器芯片中的一个的所述读取放大器在所述读取操作的读取时段期间自所述第一体组及所述第二体组中的一个读取第一数据，
其中所述存储器芯片中的一个在所述读取时段期间连续接收写入开始命令以开始写入操作，且所述存储器芯片中的一个的所述写入放大器在所述写入操作的写入时段期间将第二数据写入至所述第一体组及所述第二体组中的所述一个中，其中所述读取时段与所述写入时段部分交叠。
7.如权利要求6所述的存储器，其中所述多个第一存储体及所述多个第二存储体中的每一个为存储器阵列，且所述存储器阵列包括：
多个子存储器阵列，经由全局数据线耦接至所述读取放大器及所述写入放大器，
其中当所述读取放大器在所述读取时段期间根据所述读取开始命令自所述全局数据线读取所述多个子存储器阵列中的一个的所述第一数据时，所述写入放大器预先接收所述第二数据以开始所述写入时段，
其中在读取放大器完成在所述读取时段期间自所述全局数据线接收所述第一数据之后，所述写入放大器将所述第二数据连续传输至所述全局数据线以用于在所述写入时段期间写入至相同或不同子存储器阵列中。
8.如权利要求1所述的存储器，其中所述多个存储器芯片中的每一个包括：
选择器，经由第一内部输入/输出总线耦接至所述读取放大器，经由第二内部输入/输出总线耦接至所述写入放大器，经由子共享输入/输出总线耦接至共享输入/输出总线，且经配置以选择以经由所述读取放大器及所述写入放大器来存取所述第一体组或所述第二体组。
9.如权利要求8所述的存储器，其中所述子共享输入/输出总线的频宽大于或等于所述第一内部输入/输出总线及所述第二内部输入/输出总线的频宽的总和，以使得所述读取放大器及所述写入放大器同时存取不同存储体。
10.如权利要求8所述的存储器，其中所述共享输入/输出总线的频宽等于两个子共享输入/输出总线的频宽的总和。
11.如权利要求1所述的存储器，其中所述读取放大器及所述写入放大器分别经由不同全局数据线存取所述第一体组及所述第二体组。
12.一种存储器芯片，包括：
第一体组，包括多个第一存储体；
第二体组，包括多个第二存储体；以及
读取放大器及写入放大器，分别耦接至所述第一体组及所述第二体组，且经配置以独立地存取不同体组。
13.如权利要求12所述的存储器芯片，其中所述存储器芯片接收读取开始命令以开始读取操作，且所述读取放大器在所述读取操作的读取时段期间自所述第一体组及所述第二体组中的一个读取第一数据，
其中所述存储器芯片在所述读取时段期间连续接收写入开始命令以开始写入操作，且所述存储器芯片的所述写入放大器在所述写入操作的写入时段期间将第二数据写入至所述第一体组及所述第二体组中的所述一个中，其中所述读取时段与所述写入时段部分交叠。
14.如权利要求13所述的存储器芯片，其中所述多个第一存储体及所述多个第二存储体中的每一个为存储器阵列，且所述存储器阵列包括：
多个子存储器阵列，经由全局数据线耦接至所述读取放大器及所述写入放大器，
其中当所述读取放大器在所述读取时段期间根据所述读取开始命令自所述全局数据线读取所述多个子存储器阵列中的一个的所述第一数据时，所述写入放大器预先接收所述第二数据以开始所述写入时段，
其中在读取放大器完成在所述读取时段期间自所述全局数据线接收所述第一数据之后，所述写入放大器将所述第二数据连续传输至所述全局数据线以用于在所述写入时段期间写入至相同或不同子存储器阵列中。
15.如权利要求12所述的存储器芯片，还包括：
选择器，经由第一内部输入/输出总线耦接至所述读取放大器，经由第二内部输入/输出总线耦接至所述写入放大器，经由子共享输入/输出总线耦接至共享输入/输出总线，且经配置以选择以经由所述读取放大器及所述写入放大器来存取所述第一体组或所述第二体组。
16.如权利要求15所述的存储器芯片，其中所述子共享输入/输出总线的频宽大于或等于所述第一内部输入/输出总线及所述第二内部输入/输出总线的频宽的总和，以使得所述读取放大器及所述写入放大器同时存取不同存储体。
17.如权利要求15所述的存储器芯片，其中所述共享输入/输出总线的频宽等于两个子共享输入/输出总线的频宽的总和。
18.如权利要求12所述的存储器芯片，其中所述读取放大器及所述写入放大器分别经由不同全局数据线存取所述第一体组及所述第二体组。
19.一种适用于存储器芯片的存储器数据存取方法，其中所述存储器芯片包括第一体组、第二体组、读取放大器以及写入放大器，且所述读取放大器及所述写入放大器经配置以独立地存取不同体组，其中所述数据存取方法包括：
由所述存储器芯片接收读取开始命令以开始读取操作；
在所述读取操作的读取时段期间由所述读取放大器自所述第一体组及所述第二体组中的一个读取第一数据；
在所述读取时段期间所述存储器芯片连续接收写入开始命令以开始写入操作；以及
在所述写入操作的写入时段期间由所述写入放大器将第二数据写入至所述第一体组及所述第二体组中的所述一个中，其中所述读取时段与所述写入时段部分交叠。
20.如权利要求19所述的适用于存储器芯片的存储器数据存取方法，其中所述多个第一存储体及所述多个第二存储体中的每一个为存储器阵列，且所述存储器阵列包括经由全局数据线耦接至所述读取放大器及所述写入放大器的多个子存储器阵列，
其中当所述读取放大器在所述读取时段期间根据所述读取开始命令自所述全局数据线读取所述多个子存储器阵列中的一个的所述第一数据时，所述写入放大器预先接收所述第二数据以开始所述写入时段，
其中在读取放大器完成在所述读取时段期间自所述全局数据线接收所述第一数据之后，所述写入放大器将所述第二数据连续传输至所述全局数据线以用于在所述写入时段期间写入至相同或不同子存储器阵列中。
CN202010289049.9A 2019-08-15 2020-04-14 存储器、存储器芯片以及存储器数据存取方法 Pending CN112397112A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962886973P 2019-08-15 2019-08-15
US62/886,973 2019-08-15

Publications (1)

Publication Number Publication Date
CN112397112A true CN112397112A (zh) 2021-02-23

Family

ID=74566871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010289049.9A Pending CN112397112A (zh) 2019-08-15 2020-04-14 存储器、存储器芯片以及存储器数据存取方法

Country Status (3)

Country Link
US (1) US11094368B2 (zh)
CN (1) CN112397112A (zh)
TW (1) TWI716299B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635162A (zh) * 2008-07-25 2010-01-27 三星电子株式会社 堆叠存储器模块和系统
US20150003172A1 (en) * 2013-06-26 2015-01-01 Sua KIM Memory module including buffer chip controlling refresh operation of memory devices
CN107025177A (zh) * 2016-02-01 2017-08-08 爱思开海力士有限公司 存储器系统及其操作方法
CN107025922A (zh) * 2016-01-06 2017-08-08 瑞萨电子株式会社 半导体存储器器件
US10366743B1 (en) * 2018-05-10 2019-07-30 Micron Technology, Inc. Memory with a reduced array data bus footprint

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4553185B2 (ja) 2004-09-15 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4524636B2 (ja) 2005-03-24 2010-08-18 エルピーダメモリ株式会社 半導体記憶装置
US9613001B2 (en) 2013-12-20 2017-04-04 Intel Corporation Processing device for performing convolution operations
CN108256641A (zh) 2016-12-28 2018-07-06 上海磁宇信息科技有限公司 用于细胞阵列计算系统的细胞阵列内部网络通信方法
US10170166B1 (en) 2017-09-08 2019-01-01 Winbond Electronics Corp. Data transmission apparatus for memory and data transmission method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635162A (zh) * 2008-07-25 2010-01-27 三星电子株式会社 堆叠存储器模块和系统
US20150003172A1 (en) * 2013-06-26 2015-01-01 Sua KIM Memory module including buffer chip controlling refresh operation of memory devices
CN107025922A (zh) * 2016-01-06 2017-08-08 瑞萨电子株式会社 半导体存储器器件
CN107025177A (zh) * 2016-02-01 2017-08-08 爱思开海力士有限公司 存储器系统及其操作方法
US10366743B1 (en) * 2018-05-10 2019-07-30 Micron Technology, Inc. Memory with a reduced array data bus footprint

Also Published As

Publication number Publication date
TWI716299B (zh) 2021-01-11
US20210050047A1 (en) 2021-02-18
US11094368B2 (en) 2021-08-17
TW202109523A (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
CN100527107C (zh) 无序的动态随机存取存储器序列器
US20180239722A1 (en) Allocation of memory buffers in computing system with multiple memory channels
US9104526B2 (en) Transaction splitting apparatus and method
US20110296124A1 (en) Partitioning memory for access by multiple requesters
CN112463714A (zh) 远程直接内存访问方法、异构计算系统及电子设备
US9696941B1 (en) Memory system including memory buffer
CN108139989B (zh) 配备有存储器中的处理和窄访问端口的计算机设备
US9390017B2 (en) Write and read collision avoidance in single port memory devices
KR20050085056A (ko) 데이터 저장 방법 및 장치
CN108897701B (zh) cache存储装置
US20240193084A1 (en) Storage System and Method for Accessing Same
WO2022095439A1 (zh) 一种用于数据处理的硬件加速系统及芯片
JP2005084907A (ja) メモリ帯域制御装置
WO2023274032A1 (zh) 存储访问电路、集成芯片、电子设备及存储访问方法
CN112397112A (zh) 存储器、存储器芯片以及存储器数据存取方法
US8244929B2 (en) Data processing apparatus
US7586779B2 (en) Controller apparatus for utilizing downgrade memory and method for operating the same
CN113886287A (zh) 一种基于SoC的自适应实时缓存系统及方法
CN109388344B (zh) 一种基于带宽扩展交叉编址的双端口sram访问控制系统及方法
JP2004127305A (ja) メモリ制御装置
CN111221754A (zh) 一种自带防读写冲突功能的存储装置
CN117312201B (zh) 一种数据传输方法、装置及加速器设备、主机和存储介质
US20240152386A1 (en) Artificial intelligence accelerator and operating method thereof
TWI764311B (zh) 記憶體存取方法及智慧處理裝置
US20230171207A1 (en) Method for accessing system memory and associated processing circuit within a network card

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination