KR987000685A - 박막 회로를 구비한 전자 장치 제조 방법(Electronin device manufacture) - Google Patents

박막 회로를 구비한 전자 장치 제조 방법(Electronin device manufacture) Download PDF

Info

Publication number
KR987000685A
KR987000685A KR1019970704058A KR19970704058A KR987000685A KR 987000685 A KR987000685 A KR 987000685A KR 1019970704058 A KR1019970704058 A KR 1019970704058A KR 19970704058 A KR19970704058 A KR 19970704058A KR 987000685 A KR987000685 A KR 987000685A
Authority
KR
South Korea
Prior art keywords
film
energy beam
pattern
insulating layer
barrier
Prior art date
Application number
KR1019970704058A
Other languages
English (en)
Inventor
게라르드 에프. 하킨
니겔 디. 영
Original Assignee
요트.게.아 롤페즈
필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아 롤페즈, 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아 롤페즈
Publication of KR987000685A publication Critical patent/KR987000685A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

영상 감지기 또는 평평한 패널 디스플레이와 같은 큰 면적의 전자 장치의 박막 회로 소자(M1, M2, M3, R)가 반도체 막(1)의 서로 다른 결정성 부분(1a, 1b)과 함께 형성된다. 결정이 큰 부분(1a)이 예컨대 엑시머 레이저로 부터의 에너지 빔(25)에 대한 노출에 의해 형성되는 반면, 비결정질 또는 결정이 작은 부분(1b)이 한 절연 장벽 층(20)상의 열적으로 안정한 반사성 또는 흡수성 무기질(21)의 마스킹 패턴에 의해 마스킹된다. 예컨대, 실리콘 산화물로 이루어진 장벽 층(20)이 예컨대 상기 무기질(21)로 부터의 열 확산 또는 불순물 확산과 같은 무기질에서의 열효과로 부터 비결정 또는 낮은 결정성의 막 부분(1b)을 마스킹 하기 위해 충분한 두께 tb를 갖는다. 본원 발명에 따른 이러한 형태의 마스킹 패턴(20, 21)은 안정하고, 다양하며, 박막 회로에서 서로 다른 결정성을 가진 삽입형 작은 면적의 부품의 제조를 허용하고, 예컨대 이온 주입(35)과 같은 비교적 앞선 단계 및/또는 비교적 늦은 단계에서의 다른 마스킹 처리를 위해 사용할 수 있다.

Description

박막 회로를 구비한 전자 장치 제조 방법(Electronic device manufacture)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제6도는 본원 발명에 따른 방법에 의해 제조시 연속 단계들에서 전자 장치 구조의 일부분에 대한 단면도이다.

Claims (17)

  1. 제2 부분보다 더 높은 결정성을 가진 제1 부분을 보유한 반도체 막과 함께 박막 회로를 구비한 전자 장치를 제조하는 방법에 있어서, 이 방법은 다음의 단계들, 즉, (a) 한 기판상에 상기 반도체 막을 위한 물질을 증착시키는 단계, (b) 상기 막상에 절연 층을 형성하는 단계, (c) 상기 막의 준비된 제2 부분에 걸친 상기 절연층상에 마스킹 패턴을 형성하는 단계, (d) 상기 제1 부분 내에서의 물질을 결정화하기 위해 에너지 빔에 대해 상기 막의 비마스킹된 제1 부분을 노출시키는 반면, 상기 에너지 빔으로 부터 상기 제2 부분을 마스킹하기 위해 상기 마스킹 패턴을 사용하는 단계, 및 (e) 상의 막의 제1 부분 및 제2 부분을 가진 박막 회로 소자를 형성하는 단계를 포함하며, 상기 마스킹 패턴이 상기 절연층상에서 열적으로-안정된 무기질을 함유하며, 상기 절연층이 단계(d) 에서 상기 에너지 빔으로 부터 상기 막의 제2 부분이 마스킹될 때 무기질 내에서의 가열 효과로 부터 상기 막의 제2 부분을 마스킹하기 위해 충분한 두께의 장벽 층이고, 상기 마스킹 패턴이 다음의 단계들, 즉 (i) 상기 막상에서 상기 장벽층상의 무기질을 증착시키는 단계, (ii) 상기 막의 제1 부분으로부터 상기 장벽 층 및 상기 무기질의 제거에 의해 상기 무기질내와 상기 장벽 절연 층내에 상기 마스킹 패턴을 한정하기 위해 상기 포토레지스트 패턴을 사용하는 단계, 및 (iii) 단계(d)에서 상기 막의 제1 부분을 상기 에너지 빔에 노출시키기 전에 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 전자 장치 제조 방법.
  2. 제1항에 있어서, 상기 열적으로 안정한 무기질이 상기 에너지 빔으로 부터 상기 막의 제2 부분을 마스킹하기 위해 단계(d)에서 상기 입사 에너지 빔을 반사하는 금속인 것을 특징으로 하는 전자 장치 제조 방법.
  3. 제1항에 있어서, 상기 열적으로 안정한 무기질이 상기 입사 에너지 빔을 흡수하며 반도체 물질내에서 에너지 빔의 흡수 깊이보다 큰 두께를 가진 반도체 물질이며, 그 결과 단계(d)에서 상기 에너지 빔으로 부터 상기 막의 제2 부분을 마스킹하게 되는 것을 특징으로 하는 전자 장치 제조 방법.
  4. 제1, 2, 또는 3항에 있어서, 상기 열적으로 안정된 무기질이 단계(d)에서 에너지 빔에 대한 노출에 의해 가열될 때 상기 막의 제2 부분이 결정화 온도로 가열되는 것을 보호하기 위해 상기 장벽 절연 층이 열 장벽으로 작용하는 것을 특징으로 하는 전자 장치 제조 방법.
  5. 제1, 2, 3, 또는 4항에 있어서, 상기 마스킹 패턴이 단계(d)에서 에너지 빔에 의한 노출에 의해 가열될 때 상기막의 제 2 부분이 상기 열적으로 안정한 무기질로부터의 불순물의 확산을 보호하기 위한 확산 장벽으로 작용하는 것을 특징으로 하는 전자 장치 제조 방법.
  6. 선행항 중 어느 한 항에 있어서, 상기 막의 제1 부분이 노출 단계(d)에서 펄스형 레이저 빔의 다수의 펄스에 대한 노출에 의해 결정화되며, 상기 장벽 절연 층상의 무기질이 노출 단계(d)의 시작에서와 마찬가지로 상기 다수의 펄스에 대한 노출 후 동일한 패턴을 갖는 것을 특징으로 하는 전자 장치 제조 방법.
  7. 선행항 중 어느 한 항에 있어서, 상기 막 영역이 상기 에너지 빔 노출 단계(d)에서 상기 막의 제1 부분을 결정화하기 전에 상기 막의 제1 및 제2 부분을 분리시키도록 에칭되는 것을 특징으로 하는 전자 장치 제조 방법.
  8. 제7항에 있어서, 상기 제1 및 제2 부분의 분리후, 상기 장벽 절연 층상의 무기질의 마스킹 패턴이 상기 제2 부분에 걸쳐 형성되어, 상기 막의 제1 및 제2 부분에 의해 커버되지 않은 기판의, 영역에 걸쳐 확장되며 에너지 빔 노출 단계(d)동안 이들 기판영역들을 마스킹하게 되는 것을 특징으로 하는 전자 장치 제조 방법.
  9. 제7항에 있어서, 상기 장벽 절연 층상의 무기질의 비교적 큰 패턴이 상기 제1 및 제2 부분들을 분리시키기 위한 에칭동안 상기 막의 상기 제1 및 제2 부분들상에 에칭액 마스크로서 제공되며, 그후 상기 제1 부분상의 제공된 이 비교적 큰 패턴 부분이 상기 에너지 빔 노출 단계(d)동안 상기 제2 부분상의 상기 장벽 절연 층사의 무기질의 마스킹 패턴을 남기도록 제거되는 것을 특징으로 하는 전자 장치 제조 방법.
  10. 선행항 중 어느 한 항에 있어서, 상기 에너지 빔 노출 단계(d)에서 상기 막의 제1 부분을 결정화한 후, 도우펀트 이온들이 상기 막의 제1 부분에서 주입되는 반면, 상기 장벽 절연 층상의 무기질의 마스킹 패턴이 상기 도우펀트 이온 주입에 대해 상기 제 2부분을 마스킹하도록 사용되는 것을 특징으로 하는 전자 장치 제조 방법.
  11. 선행항 중 어느 한 항에 있어서, 상기 에너지 빔 노출 단계(d)에서 상기 막의 제1 부분을 결정화한 후, 하아의 게이트 유전체 층이 상기 막의 제1 부분상에 증착되는 반면, 상기 장벽 절연 층상의 무기질의 마스킹 패턴이 상기막의 제2 부분을 마스킹하는데 사용되는 것을 특징으로 하는 전자 장치 제조 방법.
  12. 선행항 중 어느 한 항에 있어서, 상기 마스킹 패턴이 상기 막의 제2 부분에 걸친 상기 무기질상에 상기 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴에 의해 커버되지 않은 무기질을 에칭하며, 상기 무기질에 의해 커버되지 않은 장벽 절연 층을 에칭시키는 것에 의한 단계(ii)에서 포토리소그래피 방법에 의해 한정되는 것을 특징으로 하는 전자 장치 제조 방법.
  13. 선행항 중 어느 한 항에 있어서, 단계(d)에서 상기 막의 제1 부분을 결정화한 후 무기질의 마스킹 패턴의 최소한 일부분을 에칭하도록 에칭 처리가 사용되고, 상기 장벽 절연 층이 이 에칭 처리에 대해 상기 제2 부분을 보호하기 위한 에칭 장벽으로서 작용하는 것을 특징으로 하는 전자 장치 제조 방법.
  14. 선행항 중 어느 한 항에 있어서, 단계(c)에서 증착된 무기질이 상기 반도체 막과 동일한 크기를 가진 두께를 가지며, 비교적 높은 결정성을 가진 회뢰소자와 비교적낮은 이웃하는 회로 소자에 대해 상기 막내에서의 다수의 삽입된 제2 및 제1 부분을 한정하는 것을 특징으로 하는 것을 특징으로 하는 전자 장치 제조 방법.
  15. 제14항에 있어서, 상기 박막 회로가 한 부하 소자에 연결된 구동 트랜지스터를 가진 인버터들을 구비하며, 상기 구동 트랜지스터가 비교적 높은 결정성을 가진 상기 제1 부분내의 채널 영역으로 형성되고, 상기 부하 소자가 비교적 낮은 결정성을 가진 상기 제2 부분으로 형성되는 것을 특징으로 하는 전자 장치 제조 방법.
  16. 제15항에 있어서, 상기 부하 소자가 비교적낮은 결정성을 가진 상기 제2 부분을 통한 자체 저항성 경로를 가진 저항 소자로서 형성되는 것을 특징으로 하는 전자 장치 제조 방법.
  17. 제15항에 있어서, 상기 부하 소자가 비교적 낮은 결정성을 가진 상기 제2 부분내에 채널 영역을 갖는 것을 특징으로 하는 전자 장치 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970704058A 1995-10-12 1996-10-11 박막 회로를 구비한 전자 장치 제조 방법(Electronin device manufacture) KR987000685A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9520901.1A GB9520901D0 (en) 1995-10-12 1995-10-12 Electronic device manufacture
GB9520901.1 1995-10-12
PCT/IB1996/001078 WO1997015949A2 (en) 1995-10-12 1996-10-11 Electronic device manufacture

Publications (1)

Publication Number Publication Date
KR987000685A true KR987000685A (ko) 1998-03-30

Family

ID=10782199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970704058A KR987000685A (ko) 1995-10-12 1996-10-11 박막 회로를 구비한 전자 장치 제조 방법(Electronin device manufacture)

Country Status (6)

Country Link
US (1) US5705413A (ko)
EP (1) EP0797844A2 (ko)
JP (1) JPH10510955A (ko)
KR (1) KR987000685A (ko)
GB (1) GB9520901D0 (ko)
WO (1) WO1997015949A2 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135238A (ja) * 1996-11-05 1998-05-22 Sony Corp 半導体装置およびその製造方法
US6582996B1 (en) * 1998-07-13 2003-06-24 Fujitsu Limited Semiconductor thin film forming method
JP4605554B2 (ja) * 2000-07-25 2011-01-05 独立行政法人物質・材料研究機構 ドライエッチング用マスク材
TWI236557B (en) * 2000-09-29 2005-07-21 Au Optronics Corp TFT LCD and method of making the same
JP4698010B2 (ja) * 2000-10-20 2011-06-08 三洋電機株式会社 エレクトロルミネッセンス表示装置及びその製造方法
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
TWI279052B (en) * 2001-08-31 2007-04-11 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
TWI227913B (en) * 2003-05-02 2005-02-11 Au Optronics Corp Method of fabricating polysilicon film by excimer laser crystallization process
TWI316736B (en) * 2003-05-02 2009-11-01 Au Optronics Corp Method of fabricating polysilicon film by excimer laser crystallization process
US20050048706A1 (en) * 2003-08-27 2005-03-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101176539B1 (ko) * 2003-11-04 2012-08-24 삼성전자주식회사 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법
TW200541079A (en) * 2004-06-04 2005-12-16 Adv Lcd Tech Dev Ct Co Ltd Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
GB0506896D0 (en) * 2005-04-05 2005-05-11 Plastic Logic Ltd Stack ablation
TWI280292B (en) * 2005-12-12 2007-05-01 Ind Tech Res Inst Method of fabricating a poly-silicon thin film
KR100801961B1 (ko) * 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
KR100790761B1 (ko) * 2006-09-29 2008-01-03 한국전자통신연구원 인버터
KR100816498B1 (ko) 2006-12-07 2008-03-24 한국전자통신연구원 표면 처리된 층을 포함하는 유기 인버터 및 그 제조 방법
US20100013036A1 (en) * 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
JP2011528504A (ja) * 2008-07-16 2011-11-17 サイオニクス、インク. パルス状レーザ加工から半導体を保護する薄い犠牲マスキング膜
US20100102323A1 (en) * 2008-10-24 2010-04-29 Sposili Robert S Directionally Annealed Silicon Film Having a (100)-Normal Crystallographical Orientation
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
WO2011160130A2 (en) 2010-06-18 2011-12-22 Sionyx, Inc High speed photosensitive devices and associated methods
KR101680252B1 (ko) * 2010-08-02 2016-11-29 삼성전자주식회사 촬영이 가능한 3d 디스플레이 장치
CN102655095B (zh) * 2011-06-01 2014-10-15 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制造方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
CN103946867A (zh) 2011-07-13 2014-07-23 西奥尼克斯公司 生物计量成像装置和相关方法
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
WO2014127376A2 (en) 2013-02-15 2014-08-21 Sionyx, Inc. High dynamic range cmos image sensor having anti-blooming properties and associated methods
WO2014151093A1 (en) 2013-03-15 2014-09-25 Sionyx, Inc. Three dimensional imaging utilizing stacked imager devices and associated methods
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
JPS5797619A (en) * 1980-12-09 1982-06-17 Matsushita Electronics Corp Formation of semiconductor element
US4619034A (en) * 1983-05-02 1986-10-28 Ncr Corporation Method of making laser recrystallized silicon-on-insulator nonvolatile memory device
CA1186070A (en) * 1983-06-17 1985-04-23 Iain D. Calder Laser activated polysilicon connections for redundancy
JPS6149411A (ja) * 1984-08-17 1986-03-11 Fujitsu Ltd シリコン膜の単結晶化方法
JPS6236855A (ja) * 1985-08-10 1987-02-17 Fujitsu Ltd 半導体装置の製造方法
US4931424A (en) * 1987-09-04 1990-06-05 Henty David L Method for formation of high temperature superconductor films with reduced substrate heating
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
GB2233822A (en) * 1989-07-12 1991-01-16 Philips Electronic Associated A thin film field effect transistor
GB2245741A (en) * 1990-06-27 1992-01-08 Philips Electronic Associated Active matrix liquid crystal devices
JP3182893B2 (ja) * 1992-07-10 2001-07-03 ソニー株式会社 薄膜トランジスタの製造方法
JP3031789B2 (ja) * 1992-09-18 2000-04-10 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
US5405804A (en) * 1993-01-22 1995-04-11 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device by laser annealing a metal layer through an insulator
JPH06151307A (ja) * 1993-06-11 1994-05-31 Sanyo Electric Co Ltd 薄膜トランジスタ回路装置の製造方法

Also Published As

Publication number Publication date
WO1997015949A3 (en) 1997-06-19
JPH10510955A (ja) 1998-10-20
GB9520901D0 (en) 1995-12-13
US5705413A (en) 1998-01-06
WO1997015949A2 (en) 1997-05-01
EP0797844A2 (en) 1997-10-01

Similar Documents

Publication Publication Date Title
KR987000685A (ko) 박막 회로를 구비한 전자 장치 제조 방법(Electronin device manufacture)
KR0157471B1 (ko) 트랜지스터 및 그의 제작방법
JPH05109737A (ja) 薄膜トランジスタの製造方法
GB2128807A (en) Improvements in or relating to a method for fabricating an MOS device
KR100415798B1 (ko) 박막트랜지스터를구비한전자디바이스제조방법
US6458200B1 (en) Method for fabricating thin-film transistor
JP2004536441A (ja) 半導体装置、およびその製造方法
US20030082880A1 (en) Low-temperature post-dopant activation process
KR100188090B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법
JP3150792B2 (ja) 電子回路の作製方法
KR100646962B1 (ko) 결정화 방법 및 그 결정화 방법을 이용한 박막트랜지스터및 그의 제조방법
JPH02864B2 (ko)
JPH0697196A (ja) 半導体装置およびその製造方法
JPH0521463A (ja) 薄膜トランジスタの製造方法
JP3121944B2 (ja) 電子回路の作製方法
KR100537729B1 (ko) 박막트랜지스터 제조방법
JP3052489B2 (ja) 薄膜トランジスタの製造方法
KR950021201A (ko) 반도체 소자의 스페이서 형성방법
JPH07131029A (ja) 薄膜トランジスタの製造方法
KR100246189B1 (ko) 반도체장치의 게이트 형성방법
KR960011639B1 (ko) 티타늄 실리사이드를 이용한 얇은 접합 형성 방법
JPH07193245A (ja) 薄膜トランジスタの製造方法
KR100239780B1 (ko) 박막트랜지스터 및 그 제조방법
JPS6236854A (ja) 半導体装置の製造方法
KR970003785A (ko) 불휘발성 반도체장치의 소자분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee