JP2011528504A - パルス状レーザ加工から半導体を保護する薄い犠牲マスキング膜 - Google Patents

パルス状レーザ加工から半導体を保護する薄い犠牲マスキング膜 Download PDF

Info

Publication number
JP2011528504A
JP2011528504A JP2011518692A JP2011518692A JP2011528504A JP 2011528504 A JP2011528504 A JP 2011528504A JP 2011518692 A JP2011518692 A JP 2011518692A JP 2011518692 A JP2011518692 A JP 2011518692A JP 2011528504 A JP2011528504 A JP 2011528504A
Authority
JP
Japan
Prior art keywords
protective mask
mask layer
product
thin
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011518692A
Other languages
English (en)
Inventor
キャリー、ジェームス
Original Assignee
サイオニクス、インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サイオニクス、インク. filed Critical サイオニクス、インク.
Publication of JP2011528504A publication Critical patent/JP2011528504A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/1443Devices controlled by radiation with at least one potential jump or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14649Infrared imagers

Abstract

【課題】 本開示は、パルス状レーザ照射の悪影響から半導体製品または材料を保護するシステムおよび方法を対象とする。
【解決手段】 いくつかの実施形態では、薄い犠牲保護マスク層は、1回のレーザ加工工程がレーザ処理されるべき製品または材料の表面に適用された後に期限が切れる。薄い保護マスク層は、レーザのエネルギーを反射するか、吸収するか、または、そうでなければ、レーザのエネルギーから下にある製品または材料を保護する。
【選択図】 図3

Description

以下の開示は、半導体をドープするときに使用されるパルス化されたパルス状レーザを含むレーザの影響から半導体製品の回路と素子とを保護するマスクの使用に関する。
光学的な種類および光検出的な種類を含む半導体装置、構成要素、および素子は、家庭用、研究室用、商業用、産業用、科学用、医療用、通信用、および軍事用という絶えず広がる範囲に進出している。光検出半導体を使用する用途は、ミサイル防衛から子供用玩具まで多岐に亘る。基本的なPN接合およびPINダイオードは、以下の種々の装置が光学的活性を検出できるという点で本明細書中において光検出半導体装置として総称される半導体ベースのフォトダイオード、光検出器、光伝導体、電荷結合装置、光電子増倍管などを可能にするため、適合および拡張されている。
光検出半導体装置は、電磁放射線による影響を受け、電磁放射線との相互作用に何らかの応答を提供するという点で一般的特徴を共有する。光検出半導体装置によって検出可能な電磁放射線のうち、いくつかの電子放射線は可視波長域(約400nmないし700nm)に入る。他の装置は、不可視赤外線波長(約700nmより長い)を検出することができる。赤外線スペクトルは、時には、約700ないし1300nmの波長を含む近赤外線スペクトル部分と、約1300nmないし3マイクロメートルの波長を含む中間赤外線スペクトル部分と、約3マイクロメートルより長く約30マイクロメートルまでの波長を含む遠赤外線(または熱赤外線)スペクトル部分とを含むと考えられることがある。これらのスペクトル部分は、本明細書中では、特に断らない限り、電磁スペクトルの「赤外線」部分と総称される。
電磁放射線との相互作用に対する所与の装置の応答は、装置のサイズと、幾何学的性質と、材料組成と、装置の半導体純度(または純度の不足)と、ドープされている場合に、使用されたドーパントの型と、ドーパントの濃度と、半導体の表面処理とを含む種々の製造因子および物理因子による影響を受ける。その上、気温と、装置と相互作用する電磁放射線の波長および強度とのような製造因子および環境因子は、装置の応答に影響を与える。さらに、光検出半導体装置が設置されるシステム(たとえば、電気回路)は、装置に影響を与え、装置から取得可能な電気的出力に影響を及ぼす電気バイアスを装置の両端に印加するように設計することができる。したがって、光検出装置は、通例的に、装置と相互作用する放射線の特定の波長または振幅の検出器として見なすことができ、そして、光検出半導体装置を利用する上位レベルシステムで用いられる検出放射線に基づく機能を提供するため適合することができる。
半導体材料の性能を高めるために半導体材料を処理するため使用される1つの技術は、特定のドーピング特性を実現するため、たとえば、ドーパントの存在下で、半導体の一部または全部をパルス状レーザ光に晒すことであった。しかし、場合によっては、半導体または半導体基板は、レーザ照射によって損傷を受ける可能性がある素子を格納する。レーザ光を反射する誘電体積層から作られる今日の光マスクは、リソグラフィマスクと同様に作用する。このマスキングの型は、高価であり、そして、多くの場合に基板の上部に成長させられる誘電体積層反射板を製作する困難さのため、マスク設計の迅速な変更を許容しない。この問題は、高生産量において特に重大である。
半導体基板、または半導体基板上若しくは半導体基板内の回路素子を破損するレーザ照射およびその他の照射の環境において、半導体基板を保護するために低コスト、多用途の方法の必要性が依然として存在する。
本開示は、高強度短時間パルス状レーザ光から下にある材料および構造体のエリアを注意深く、かつ、正確に保護する薄い保護マスキング層を対象とする。
一実施形態では、本開示は、半導体製品を処理する方法であって、半導体製品の表面の少なくとも第1のエリアに保護マスクを形成する工程と、パルス状レーザ光源を半導体製品および保護マスク層に印加する工程と、半導体製品の表面から保護マスク層を除去する工程とを有する方法を提供する。マスクは、製品の1回のレーザ加工処理後に廃棄または破壊される使い捨て犠牲マスクである。
表面の少なくとも第1のエリアに保護マスク層を形成する工程は、いくつかの実施形態では、表面の第1のエリアへ保護膜材料を気化させる工程、他の実施形態では、表面の第1のエリアへ保護フィルム材料をスパッタリングする工程、または、これらの工程の組み合わせを含む。
いくつかの実施形態は、保護マスク層を形成するパターンを決定する工程と、上記パターンによって決定された上記第1のエリアに保護マスク層を塗布する工程とを含む。このパターンは、リフトオフまたはカットアウト技術を使用して、リソグラフィ的に選択されること、または、塗布されることが可能である。
いくつかの実施形態では、保護マスク膜は、短時間(たとえば、フェムト秒ないしピコ秒)のパルス状レーザ光から下にある構造体および製品を保護する。他の実施形態では、パルス状レーザ光は、保護マスク層によって覆われていない領域内の照射された材料または製品の特性の化学的または構造的な変質を引き起こすために十分な強度または出力をもつ。
さらに他の実施形態では、第2の保護マスク層が表面の少なくとも第2のエリアに塗布され、時には,第1のエリアと重なり合うことや重なり合わないことがあり、または、一致することや一致しないことがある異なった空間エリアに塗布される。
いくつかの実施形態における保護マスク層は、アルミニウム、金、若しくはチタン、または、これらの組み合わせ若しくは合金のような薄い金属層を含む。使用される半導体加工、たとえば、CMOS加工で一般的に使われる「薄い」に関して、薄い金属層は、約10ミクロン未満の薄さであることがあり、場合によっては約1ミクロンより薄いことがある。その上、保護層は、半導体材料または重合体材料を含有することができる。いくつかの実施形態は、光学的に透明な保護マスク層を含む保護マスク層を提供する。
その上、本明細書中の実施形態は、上記半導体製品にパルス状レーザを印加している間に、半導体製品にドーパント材料を塗布する工程を含む。
本明細書中のさらに別の実施形態は、表面を有する半導体ベース層と、塗布された薄い保護マスク層によって覆われている上記表面の第1のエリアと、上記薄い保護マスク層によって覆われていない上記表面の第2のエリアと、短時間のパルス状レーザ光によって微構造的にまたは材料的に変更されている上記表面の上記第2のエリア内部の上記表面の第1の部分と、上記短時間のパルス状レーザによって実質的に変更されていない上記表面の上記第1のエリア内部の上記表面の第2の部分とを含む製品を対象とする。
他の実施形態では、製品は、マスク層によって覆われず、そして、パルス状レーザ光に露光される領域を有し、露光領域は所定のサイズおよび形状をもつ。
さらに他の実施形態では、製品は、半導体ベースの表面に近接し、ドーパントによってドープされる部分を含む。
図1は、保護マスクがエリアに塗布され、パルス状レーザ光に晒されている半導体製品または材料の例示的な断面図である。 図2は、半導体製品および材料を保護し処理する加工の例示的な上位レベル説明を示す図である。 図3は、レーザ処理のため準備された1層以上の犠牲保護マスク層を含む例示的な半導体製品を示す図である。 図4は、レーザ源がレーザ光の適切な波長、強度レベル、およびパルス周波数で製品を照射する図3の製品を示す図である。 図5は、必ずしも完全ではないが、犠牲層が使い尽くされ、枯渇され、または劣化されている図4のレーザ処理の後に続く製品を示す図である。 保護マスク層の残りおよびエッチストップが取り除かれた後の製品を示す図である。
上記で示唆されているように、種々の産業における多くの用途は、新しい、再設計された、より多用途の光検出装置、たとえば、より高感度の光検出半導体装置と、これまでに知られていない方式で動作することができる光検出半導体装置とから恩恵を受けることができる。これらの装置および装置を利用するシステムは、装置および装置を利用するシステムのための用途、使用、および市場の新しい展望を切り開くことができる。
レーザ強化光検出半導体構成要素を使用するシステムのいくつかの実施形態は、電磁スペクトルの可視部分と電磁スペクトルの可視部分の外側との両方で光学的放射線(光)への実質的な電気応答を検知し提供する構成要素を含む。これらの実施形態は、可視放射線と不可視放射線とのそれぞれのための別個の検出器を使用するのではなく、可視放射線と不可視(たとえば、赤外線)放射線との両方を検出するため単一の検出器装置を使用し、たとえば、昼間と夜間(微小光)との両方の条件下で同じ検出器のイメージングまたは写真撮影を可能にする。
これらの新しい、かつ、先進的な特性を有する半導体装置を製造する技術は、時には、パルス状(たとえば、ピコ秒およびフェムト秒パルス化)レーザ光を用いて、たとえば、ドーパントの存在下で、半導体の照射を利用する。残りの材料は、時には、「ブラックシリコン」と称されることがあり、本願発明者および譲受人によって様々な特許出願に記載されている。開示内容は、特に、半導体基板に直接的または実質的に直接的に塗布された薄膜保護マスクを使用することを対象とする。この薄膜マスクは、頑強であり、大規模半導体加工技術に適合する。この薄膜マスクは、高い精度で入射レーザ光を小さいエリアへ空間的に制限することを可能にする。この薄膜は、費用がかからないので、既存の半導体加工工程に適用すること、および、組み込むことができる。場合によっては、この薄膜は、非常に短いバーストレーザ処理(たとえば、ピコ秒またはフェムト秒パルス状レーザ)を許容するため設計されるが、レーザのより長いパルス(たとえば、ナノ秒パルス状レーザ)を許容しない。しかし、発明の本質は、ピコ秒またはフェムト秒のパルス状レーザだけに限定されることが意図されていないが、レーザ、膜、および半導体の他の設計パラメータと、これらが使用される全体的な状況とに依存して、他のパルス状レーザシステムを包含する。
いくつかの態様では、この高強度短パルスレーザの非線形吸収は、薄膜設計が上記特徴および他の特徴を提供することを可能にする。非線形吸収は、非線形吸収のシナリオでは線形吸収のシナリオよりエネルギーの堆積が増加するので、非線形吸収より浅い材料の深さで行われる。したがって、より浅い吸収層は、非線形吸収の場合に、レーザから下にある半導体材料および構成要素を保護するために足りる。その上、非線形吸収は、そうでなければ(線形方式では)、同じ波長を透過する固体材料内での波長の吸収を可能にする。
本明細書中の実施形態は、金属保護膜を含む保護材料の薄膜を含む。特定の実施形態では、薄い保護金属膜は、アルミニウム膜を含むことができる。より特定の実施形態では、薄い保護金属アルミニウム膜は、厚さが約1マイクロメートル(μm)である可能性がある。
図1は、半導体製品または材料のエリアに塗布され、パルス状レーザ光に晒された保護マスクを保持する半導体製品または材料の例示的な断面図を図示する。半導体基板100(たとえば、シリコンまたはシリコンベースの基板)は、本明細書中に記載されているように保護薄層マスク110が塗布される表面を有している。高強度パルス状レーザビームまたは光120は、保護マスク110の表面エリアがレーザ120による影響を受けるように、製品または装置に入射する。たとえば、保護マスク110の範囲内のある程度の深さの領域140は、レーザ光120による影響を受ける。
同様に、半導体基板100の表面のある程度の深さの領域130は、レーザ光120による影響を受ける。基板100のエリア130の形状およびサイズは、保護マスク110の形状およびサイズに応じて本明細書中に記載されているように設計し立案することができる。
薄い保護膜マスク140は、重合体を含む光学的に透明または不透明な材料を含む可能性がある。いくつかの好ましい実施形態では、材料は光学的に不透明または非透明である。たとえば、ポリイミドまたはフォトレジスト材料は、パルス状レーザ照射から保護されるべき下にある半導体装置、回路、または構成要素の上に置かれる。レーザ照射の後に続いて、前述の薄い保護マスクの一部または全部は、半導体加工技術を使用して除去することができる。実施例は、重合体ベースマスクを化学的に除去(エッチング)すること、たとえば、フォトレジスト剥離加工工程と、金属マスクをリフトオフ、または、化学的若しくは物理的にエッチングすることと、半導体マスクを化学的または物理的にエッチングすることとを含む。
ある種の薄い保護マスク膜は、パルス状レーザ光が保護膜に入り、保護膜の中を通ることを効果的に妨げる反射特性を保持する可能性がある。保護は、いくつかの条件では即時的な薄膜によって与えられるが、その理由は、入射レーザが保護金属膜の上部または表面部分だけに実質的に影響を与えることになるからである。保護膜の上部または表面部分は、レーザによって融解または切除することができるが、下にある材料または構成要素は、入射レーザによって実質的に損なわれない状態または影響を受けない状態を保つ。したがって、レーザの有害な影響は薄い保護膜によって効果的に妨げられる。
前述の技術の一部または全部は、高強度短時間パルス状レーザ処理から下にある材料および構造体を保護するため、マスクを注意深く、かつ、正確に塗布する能力を提供する。この薄い保護膜は、気化方法またはスパッタリングによって塗布することができる。薄膜が塗布される(または塗布されない)エリアの定義のため、リソグラフィ技術、リフトオフ技術、または、接触切断技術を使用することができる。
即時的な保護層が薄いという事実は、CMOS加工フローの状況で使用されるときに幾つかの利点を提供する。マスク厚さは、CMOS加工と適合し、小さい面積の装置に光学的効果(回折問題)を引き起こさない程度に十分に薄く、たとえば、約10マイクロメートル、または、場合によっては1マイクロメートルより薄い。同様に、側方形状サイズは、薄膜マスクの明確なパターニングのため、制御、低減することが可能である。回折効果および陰影効果は低減されるので、意図されたマスクエリアのブラーまたは幾何学的若しくは空間的歪みは殆ど起こらないか、または、全く起こらない。いくつかの実施形態では、およそ1マイクロメートル(μm)の程度の側方寸法が可能であり、場合によっては、レーザ波長、マスク厚さ、および他の要因に依存して、より高い精度が可能である。
1つの特定の実施形態では、(アルミニウム、銅、金、クロム、チタン、タングステン、または他の適切な金属のような)単一の金属薄膜保護マスクが半導体製品またはウェハに塗布される。この薄膜は、スパッタリングまたは気化によって塗布されることがある。一実施形態では、この薄膜保護マスクは、約2マイクロメートル(μm)の厚さまで積み重ねられる。この膜は、上塗りされるか、または、レーザ加工工程を受けるべき半導体装置またはウェハ材料の表面に塗布される。薄い保護膜の適切な寸法およびパターニングは、保護されるか、または、保護されない状態のままにされるべき(複数の)エリアを適切にマスクするため達成される。半導体装置または材料は、パルス状レーザ照射処理(たとえば、ピコ秒またはフェムト秒レーザパルス)に晒される。必ずしもレーザ処理の直後でなくてもよいが、レーザを用いる処理の後に続いて、薄膜が半導体加工技術を使用して除去される。他の工程が前述の工程の前、後、または、中間に含まれることがある。したがって、いくつかの実施形態では、保護マスク層は、半導体製品への単一(1回)のレーザ加工動作または工程の後に期限が切れ、そして、レーザ処理中に別の(2番目の)製品をマスクするため再使用できない。
図2を参照すると、半導体製品および材料を保護し処理する加工の例示的な上位レベル説明が示される。工程200では、本明細書中に記載されているような薄い保護層が保護されるべき半導体製品または材料の選択された領域に塗布される。保護薄膜が載せられた製品または材料は、工程210において、製品または材料の1つ以上の領域まで高強度短時間パルス状レーザによって照射される。保護膜は、(たとえば、反射、伝導、吸収によって)保護膜が塗布された製品または材料の領域をマスクする。製品または材料のレーザ処理が完了すると、保護薄膜層は、ステップ220で除去することができる。
さらに他の実施形態では、金属の合金および/または半導体の組み合わせを使用して、実質的に前述されているような加工を適用することができる。一実施例では、チタン/アルミニウム、または、クロム/金合金が使用できる。別の実施例では、シリコン化合物が薄い保護膜として使用できる。
重合体膜は、半導体製品または装置のある領域を画定または保護するためさらに利用することができる。このため使用することができる材料の実施例は、フォトレジスト、ポリイミド、窒化シリコンなどを含む。これらの材料は、可視光を実質的に透過することができ、線形条件下でレーザ光の吸収のため理想的ではないことがある。しかし、吸収が非線形である高強度短時間パルス状レーザ照射の下で、これらの材料は、有効な障壁となることが可能であり、レーザが層を実質的に貫通し、下にある半導体製品または装置に到達する前にレーザのエネルギーを吸収できる。したがって、保護マスクは、1層以上の重合体膜、フォトレジスト層、若しくは、ポリイミド層、窒化シリコン層、または、これらの組み合わせを含むことができる。
さらに他の実施形態では、複数の薄膜が望ましい結果をもたらすために必要に応じて塗布されることができる。複数の薄膜は、半導体製品または装置の表面の同じ空間的エリアまたは異なる空間的エリアに塗布することができる。たとえば、第1の厚さをもつ薄い金属膜の第1の層が塗布できる。第2の金属からなる第2の層は、第1の層の上部に塗布できる。第3の合金からなる第3の層は、最初の2層の上部に塗布できる。非金属(たとえば、半導体材料または重合体材料)の第4の層は、他の3層に塗布できる。明らかに、いずれか、または、全部の状況および組み合わせが可能であり、本適用範囲に含まれることが意図されている。
いくつかの状況では、それ自体が犠牲的である材料を含む薄い保護膜を使用することが有利である。すなわち、薄い保護マスク材料は、レーザパルスの結果として変形され、いくつかの例では、保護膜マスクを破壊、除去、剥離、融解、気化、または、変更する可能性がある。このような犠牲マスク材料の実施例は、シリコン自体を含むことができる。犠牲マスク材料は、アモルファスシリコン、結晶シリコン、微結晶シリコン、または、多結晶シリコンでもよい。
薄膜保護マスクは、選択された保護エリアにおける熱損傷から下にある材料または製品を保護するため、レーザ源からの熱の除去を支援するために十分な熱伝導率をもつ材料を含むか、または、材料で作られることが可能である。一実施例では、金属の薄い保護マスクがレーザのエネルギーを伝導し、下にあるシリコン製品または材料から遠くへ反射するため使用することができる。
もう一度説明すると、本開示は、同じ空間エリアへの保護マスク層の用途に限定されない。しかし実際には、第1の層は半導体製品または装置の表面の第1の領域へ塗布することができ、次に、(同じ保護膜材料または別の保護膜材料の)第2の層は、半導体製品または装置の表面の第2の領域へ塗布することができる。第1の保護膜層と第2の保護膜層とのための被覆領域は、必要に応じて重なり合うこと、または、全く重なり合わないことが可能である。
レーザ強化光検出半導体構成要素を使用するシステムのさらに他の実施形態は、検出と、イメージングと、断層撮影と、その他の目的とのための個別の系統的なレーザ強化光検出半導体装置のアレイ、グリッド、クラスタ、または集まりを利用する構成要素を含む。これらの実施形態は、グループ化され、グリッド化された系統的な個別の検出器素子からの画像、写真、または映像出力を形成するため、たとえば、2次元出力を形成するためアドレス指定できることがある後述されるような多数の個別のレーザ強化半導体検出器素子を利用する。
同じ検出器または検出器のグループを用いて可視光および不可視光の両方を検出するシステムの1つの実例的な実施形態は、単一の検出器装置を使用して可視光および不可視光の両方を検出する際に用いるため設計された光検出システムを含む。このシステムは、様々な波長に亘る光を検出し、そして、光に応答する。たとえば、システムは、(約400nmより短い)おおよそ短い方の波長限界から延び、(約700nmより長い)おおよそ長い方の波長限界まで延びる様々な波長に亘る光に応答する。このように、検出器システムは、電磁スペクトルの可視部分内の光と、電磁スペクトルの可視部分の外側の光との両方に実質的に応答する。
以下の説明は、本明細書中に列挙された利点を達成するさらなる好ましいシステムおよび方法を例示する。
図3は、1若しくはそれ以上の犠牲保護マスク層を用いてレーザ処理のため準備された例示的な半導体製品300を図示する。半導体製品300は、たとえば、シリコン、または、シリコンベースである基板310を含む。製品または基板の一部分は、前述されているようにレーザ光によって照射されるべき部分315として指定される。部分315だけが照射されるので、回路または構成要素320を含む製品の他の部分は、保護マスク層330および340によって保護される。層330は、機能を達成すると除去することができる二酸化シリコン若しくは窒化シリコンのエッチストップまたはパッシベーション層でもよい。層340は、下にある層を保護するためにパルス状レーザの高い非線形吸収を提供する犠牲保護層である。層340は、レーザ処理加工の後に使い尽くされ、再使用できない。
図4は、レーザ光400に晒され、保護マスク薄層340によって保護されない領域415において半導体製品の有利な変質を引き起こすため、レーザ源がレーザ光400の適切な波長と、強度レベルと、パルス周波数とを用いて製品を照射する上記の図3に記載されたセットアップを図示する。保護犠牲マスク層340は、レーザ光400を吸収し、レーザ光400へ晒される結果として、レーザ照射加工の間に劣化する。
図5は、図4のレーザ処理の後に続く製品を図示する。ここで、犠牲層340は、必ずしも完全ではないが、使い尽くされ、枯渇し、または、劣化している。レーザ変質領域515は、このとき完全に形成されている。回路および構成要素320は、保護マスク層340による遮蔽のため、悪影響を受けず、基板310も悪影響を受けていない。
図6は、保護マスク層の残りとエッチストップとが削除された後の製品を図示する。最終製品は、回路または他の構成要素320を備える基板310と、レーザ処理済み部分515とを含む。当然ながら、付加的な処理と、層と、加工とが前述のシーケンスの間、または、後に含まれることがある。
システム、または、システムの(複数の)検出器構成要素の応答性は、必ずしも波長の関数として均一でなくてもよいことが認められるべきである。すなわち、光検出半導体の感度、出力レベル、または、他の特徴を表す応答曲線は、定義すること、または、測定することが可能である。ハードウェア、ソフトウェア、または両方の組み合わせを用いて、修正を実施できるので、波長の関数としての応答の変動の影響は、必要に応じて、修正され、補償され、または、そうでなければ考慮されることがある。
本開示の多数の他の実施形態、変形、および拡張は、特許請求の範囲で主張されるような本発明の範囲によって対象とされることが意図されている。本発明の範囲は、本開示を精査し、そして、本開示中に与えられた概念および例示的な実施形態を理解し次第、当業者に明白になる実施の細部および特徴を包含する。

Claims (28)

  1. 半導体製品を処理する方法であって、
    前記半導体製品の表面の少なくとも第1のエリアに犠牲保護マスク層を形成する工程と、
    前記半導体製品および前記保護マスク層にパルス状レーザ光源を印加する工程と、
    前記半導体製品の前記表面から前記保護マスク層を除去する工程と、
    を有する方法。
  2. 請求項1記載の方法において、前記表面の少なくとも第1のエリアに保護マスク層を形成する前記工程は、前記表面の前記第1のエリアへ保護膜材料を堆積する工程を有するものである。
  3. 請求項1記載の方法において、前記表面の少なくとも第1のエリアに保護マスク層を形成する前記工程は、前記表面の前記第1のエリアへ保護膜材料をスパッタリングする工程を有するものである。
  4. 請求項1記載の方法において、前記表面の少なくとも第1のエリアに保護マスク層を形成する前記工程は、前記保護マスク層を形成すべきパターンを決定する工程と、前記パターンによって決定された前記第1のエリアに前記保護マスク層を塗布する工程とを有するものである。
  5. 請求項1記載の方法において、前記パルス状レーザ光を印加する前記工程は、短時間パルス状レーザ光を印加する工程を有するものである。
  6. 請求項5記載の方法において、前記短時間パルス状レーザ光を印加する前記工程は、実質的にフェムト秒のパルス時間でレーザ光を印加する工程を有するものである。
  7. 請求項5記載の方法において、前記短時間パルス状レーザ光を印加する前記工程は、実質的にピコ秒のパルス時間でレーザ光を印加する工程を有するものである。
  8. 請求項1記載の方法において、この方法は、さらに、
    少なくとも第2のエリアに第2の保護マスク層を塗布する工程を有するものである。
  9. 請求項8記載の方法において、前記第2の保護マスク層を塗布する工程は、前記第1のエリアと異なる空間的な被覆領域をもつエリアに前記第2の保護マスクを塗布する工程を有するものである。
  10. 請求項1記載の方法において、前記保護マスク層を形成する前記工程は、薄い金属層を形成する工程を有するものである。
  11. 請求項10記載の方法において、前記薄い金属層を形成する前記工程は、アルミニウムの薄層を形成する工程を有するものである。
  12. 請求項1記載の方法において、前記保護マスク層を形成する前記工程は、金属合金の薄い保護層を形成する工程を有するものである。
  13. 請求項1記載の方法において、前記保護マスク層を形成する前記工程は、薄い半導体保護層を形成する工程を有するものである。
  14. 請求項1記載の方法において、前記保護マスク層を形成する前記工程は、薄い重合体保護層を有するものである。
  15. 請求項1記載の方法において、前記犠牲保護マスク層は、前記半導体製品への1回のレーザ加工工程の後に期限が切れ、別の半導体製品をマスクするため使用できないものである。
  16. 請求項1記載の方法において、この方法は、さらに、
    前記第1のエリアに前記保護マスク層を形成するためリソグラフィ加工を実行する工程を有するものである。
  17. 請求項1記載の方法において、前記保護マスク層を形成する前記工程は、1層ずつ重ねて、しかし、各層が必ずしも前記半導体製品の前記表面の同じエリアに拘束されることなく、複数の層を形成する工程を有するものである。
  18. 請求項1記載の方法において、半導体製品を処理するこの方法は、シリコン基板を処理する方法を有するものである。
  19. 請求項1記載の方法において、前記レーザ光を印加する工程は、前記保護マスク層によって覆われてない領域内で前記半導体製品の材料変質を引き起こすように、高出力パルス状レーザ光を印加する工程を有するものである。
  20. 請求項1記載の方法において、この方法は、さらに、
    前記半導体製品に前記パルス状レーザを印加している間に前記半導体製品にドーパント材料を塗布する工程を有するものである。
  21. 製品であって、
    表面を有する半導体ベース層と、
    前記表面に塗布された薄い犠牲保護マスク層によって覆われている前記表面の第1のエリアと、
    前記薄い保護マスク層によって覆われていない前記表面の第2のエリアと、
    を有し、
    前記表面の前記第2のエリアは、短時間パルス状レーザ光によって変更された前記表面に近接した領域を有し、
    前記表面の前記第1のエリアは、前記短時間パルス状レーザ光によって実質的に変更されていない前記表面に近接した領域を有する製品。
  22. 請求項21に記載の製品において、前記第1のエリアは、所定のサイズおよび形状を有するものである。
  23. 請求項21に記載の製品において、この製品は、さらに、
    ドーパントによってドープされている前記半導体ベースの前記表面に近接した領域を有するものである。
  24. 請求項21に記載の製品において、前記薄い犠牲保護マスク層は、薄い金属層を有するものである。
  25. 請求項24に記載の製品において、前記薄い金属層は、薄いアルミニウム層を有するものである。
  26. 請求項21に記載の製品において、前記薄い犠牲保護マスク層は、薄い金属合金層を有するものである。
  27. 請求項21に記載の製品において、前記薄い犠牲保護マスク層は、薄い半導体保護層を有するものである。
  28. 請求項21に記載の製品において、前記薄い犠牲保護マスク層は、薄い重合体保護層を有するものである。
JP2011518692A 2008-07-16 2008-07-16 パルス状レーザ加工から半導体を保護する薄い犠牲マスキング膜 Pending JP2011528504A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2008/070125 WO2010008383A1 (en) 2008-07-16 2008-07-16 Thin sacrificial masking films for protecting semiconductors from pulsed laser process

Publications (1)

Publication Number Publication Date
JP2011528504A true JP2011528504A (ja) 2011-11-17

Family

ID=40417157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011518692A Pending JP2011528504A (ja) 2008-07-16 2008-07-16 パルス状レーザ加工から半導体を保護する薄い犠牲マスキング膜

Country Status (4)

Country Link
EP (1) EP2304776A1 (ja)
JP (1) JP2011528504A (ja)
CN (1) CN102099898A (ja)
WO (1) WO2010008383A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104384722A (zh) * 2014-10-28 2015-03-04 北京理工大学 一种基于n型掺杂的飞秒激光加工半导体的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2013232034B2 (en) 2012-03-16 2017-02-02 Endotronix, Inc. Permittivity shielding
KR101620431B1 (ko) * 2014-01-29 2016-05-12 엘지전자 주식회사 태양 전지 및 이의 제조 방법
CN104900802B (zh) * 2015-04-27 2018-02-13 江苏多维科技有限公司 用于自旋电子器件钉扎层的快速热处理方法和装置
CN105665941A (zh) * 2016-03-17 2016-06-15 京东方科技集团股份有限公司 激光处理方法、柔性产品的制造方法和显示装置
CN105655419B (zh) * 2016-03-22 2017-10-17 电子科技大学 一种制备黑硅材料的方法
GB201607589D0 (en) * 2016-04-29 2016-06-15 Nagravision Sa Integrated circuit device
CN106799548B (zh) * 2017-02-06 2019-04-26 京东方科技集团股份有限公司 保护膜、激光切割的方法
CN108987612A (zh) * 2017-06-01 2018-12-11 京东方科技集团股份有限公司 掩膜版及其制造方法,柔性衬底剥离系统及柔性衬底剥离方法
CN107808634B (zh) * 2017-11-30 2020-03-10 武汉天马微电子有限公司 一种显示面板和显示装置
CN110539473A (zh) * 2019-10-15 2019-12-06 浙江隐齿丽医学技术有限公司 一种隐形矫治器生产方法
CN114131182A (zh) * 2021-12-21 2022-03-04 苏州沃特维自动化系统有限公司 一种散热膜辅助激光切割电池片结构及其工艺

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152226A (ja) * 1988-12-02 1990-06-12 Fujitsu Ltd 半導体装置の製造方法
US5114876A (en) * 1990-12-07 1992-05-19 The United States Of America As Represented By The United States Department Of Energy Selective epitaxy using the gild process
JPH04329633A (ja) * 1991-04-30 1992-11-18 Sony Corp 半導体基体の処理方法
JPH06151344A (ja) * 1992-10-30 1994-05-31 Semiconductor Energy Lab Co Ltd レーザードーピング処理方法および絶縁ゲイト型半導体 装置とその作製方法
JPH06260651A (ja) * 1993-03-05 1994-09-16 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
JPH10510955A (ja) * 1995-10-12 1998-10-20 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 電子デバイスの製造
US6291302B1 (en) * 2000-01-14 2001-09-18 Advanced Micro Devices, Inc. Selective laser anneal process using highly reflective aluminum mask
US20010044175A1 (en) * 1999-04-13 2001-11-22 Howard Ted Barrett Micro heating of selective regions
JP2001338894A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd 固体試料のアニール方法および半導体不純物ドーピング層形成方法
US20040222187A1 (en) * 2003-05-02 2004-11-11 Kun-Chih Lin Method of fabricating polysilicon film by excimer laser crystallization process
JP2006148086A (ja) * 2004-10-20 2006-06-08 Semiconductor Energy Lab Co Ltd レーザ照射方法、レーザ照射装置、および半導体装置の作製方法
US20070187670A1 (en) * 2006-02-16 2007-08-16 International Business Machines Corporation Opto-thermal annealing mask and method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043690A1 (en) * 2004-10-20 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus and method for manufacturing semiconductor device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152226A (ja) * 1988-12-02 1990-06-12 Fujitsu Ltd 半導体装置の製造方法
US5114876A (en) * 1990-12-07 1992-05-19 The United States Of America As Represented By The United States Department Of Energy Selective epitaxy using the gild process
JPH04329633A (ja) * 1991-04-30 1992-11-18 Sony Corp 半導体基体の処理方法
JPH06151344A (ja) * 1992-10-30 1994-05-31 Semiconductor Energy Lab Co Ltd レーザードーピング処理方法および絶縁ゲイト型半導体 装置とその作製方法
JPH06260651A (ja) * 1993-03-05 1994-09-16 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
JPH10510955A (ja) * 1995-10-12 1998-10-20 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 電子デバイスの製造
US20010044175A1 (en) * 1999-04-13 2001-11-22 Howard Ted Barrett Micro heating of selective regions
US6291302B1 (en) * 2000-01-14 2001-09-18 Advanced Micro Devices, Inc. Selective laser anneal process using highly reflective aluminum mask
JP2001338894A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd 固体試料のアニール方法および半導体不純物ドーピング層形成方法
US20040222187A1 (en) * 2003-05-02 2004-11-11 Kun-Chih Lin Method of fabricating polysilicon film by excimer laser crystallization process
JP2006148086A (ja) * 2004-10-20 2006-06-08 Semiconductor Energy Lab Co Ltd レーザ照射方法、レーザ照射装置、および半導体装置の作製方法
US20070187670A1 (en) * 2006-02-16 2007-08-16 International Business Machines Corporation Opto-thermal annealing mask and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104384722A (zh) * 2014-10-28 2015-03-04 北京理工大学 一种基于n型掺杂的飞秒激光加工半导体的方法

Also Published As

Publication number Publication date
EP2304776A1 (en) 2011-04-06
CN102099898A (zh) 2011-06-15
WO2010008383A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
JP2011528504A (ja) パルス状レーザ加工から半導体を保護する薄い犠牲マスキング膜
US20100013036A1 (en) Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
KR101725561B1 (ko) 포토 다이오드 및 포토 다이오드 어레이
US20150228837A1 (en) Photodetector and method of facricating the same
JP6193500B2 (ja) 裏面照射型cmos検出器の保護のためのブロードバンドグラフェン系光学リミッタ
US8679280B2 (en) Laser ablation of adhesive for integrated circuit fabrication
WO2010140621A1 (ja) 半導体光検出素子及び半導体光検出素子の製造方法
EP3155660B1 (fr) Capteur matriciel bispectral et son procédé de fabrication
CN101315957A (zh) 激光加工在p型碲镉汞材料上形成pn结的方法及装置
CN110943138B (zh) 基于干涉增强结构的胶体量子点红外焦平面阵列及制备方法
WO1988000107A1 (en) Laser hazard protector
Luo et al. Polarization‐Independent Indium Phosphide Nanowire Photodetectors
US8173483B2 (en) Method of manufacturing solar cell
WO2011016872A1 (en) Improved solar panel apparatus created by laser etched gratings in glass substrate
KR20150109013A (ko) 유기막 패턴 형성용 마스크, 이를 이용한 유기막 패턴 형성 방법 및 유기 발광 표시 장치의 제조 방법
JP5363222B2 (ja) 半導体光検出素子及び半導体光検出素子の製造方法
US9463977B2 (en) Sacrificial limiter filter
Shiraishi et al. S/N ratio improvement of a nanocuboid array photodetector based on a Au/n-Si Schottky junction for broadband near-infrared light
US20150253668A1 (en) Increasing and controlling sensitivity of non-linear metallic thin-film resists
WO2018231330A1 (en) Hyperdoped germanium-based photodiodes with sub-bandgap photoresponse at room temperature
EP3126875B1 (fr) Detecteur de rayons x et son procede de fabrication
JP2012113306A (ja) 光学的な表面を保護すること
RU2555211C1 (ru) Оптический пассивный затвор
TW201532300A (zh) 光偵測器及其製作方法
RU2276428C1 (ru) Способ коррекции спектральной характеристики полупроводникового фоторезистора лазерным излучением

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140311