KR980006417A - 반도체 기억장치(semiconductor memory device) - Google Patents

반도체 기억장치(semiconductor memory device) Download PDF

Info

Publication number
KR980006417A
KR980006417A KR1019970024074A KR19970024074A KR980006417A KR 980006417 A KR980006417 A KR 980006417A KR 1019970024074 A KR1019970024074 A KR 1019970024074A KR 19970024074 A KR19970024074 A KR 19970024074A KR 980006417 A KR980006417 A KR 980006417A
Authority
KR
South Korea
Prior art keywords
electrode
transistor
bit line
sub
block
Prior art date
Application number
KR1019970024074A
Other languages
English (en)
Other versions
KR100251690B1 (ko
Inventor
야수히로 호타
다케시 노지마
고지 고마츠
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR980006417A publication Critical patent/KR980006417A/ko
Application granted granted Critical
Publication of KR100251690B1 publication Critical patent/KR100251690B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/126—Virtual ground arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명의 반도체 기억장치는, 반도체기판; 제1 블록; 상기 제1 블록에 인접한 제2 블록; 주비트선; 제1보조도전영역; 제1 선택 트랜지스터; 및 제1 선택선을 포함한다. 상기 반도체 기억장치에 있어서, 상기 제1 블록은, 제1 전극, 제2 전극 및 게이트전극을 갖는 제1 메모리 트랜지스터; 상기 제1 메모리 트랜지스터의 제1 전극으로 기능하는 일부를 포함하는 제1 부비트선; 상기 제1 메모리 트랜지스터의 제2 전극으로 기능하는 일부를 포함하는 제2 부비트선; 및 상기 제1 메모리 트랜지스터의 게이트전극으로 기능하는 일부를 포함하는 제1 워드선을 포함하며, 상기 제2 블록은, 제3 전극, 제4 전극 및 게이트전극을 갖는 제2 메모리 트랜지스터; 상기 제2 메모리 트랜지스터의 제3 전극으로 기능하는 일부를 포함하는 제3 부비트선; 상기 제2 메모리 트랜지스터의 제4 전극으로 기능하는 일부를 포함하는 제4 부비트선; 및 상기 제2메모리 트랜지스터의 게이트전극으로 기능하는 일부를 포함하는 제2 워드선을 포함한다. 상기 주비트선은 상기 제1 보조도전영역에 전기적으로 접속되고, 상기 제2 부비트선은 상기 제4 부비트선에 전기적으로 접속되며, 상기 제1 선택 트랜지스터는 상기 전기적으로 접속된 제2 및 제4 부비트선을 상기 제1 선택선의 전위에 따라 상기 제1 보조도전영역에 전기적으로 선택접속 한다.

Description

반도체 기억장치(SEMICONDUCTOR MEMORY DEVICE)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1 실시예에 의한 반도체 기억장치의 등가회로도.

Claims (19)

  1. 반도체기판; 제1 블록; 상기 제1 블록에 인접한 제2 블록; 주비트선; 제1보조도전영역; 제1 선택 트랜지스터; 및 제1 선택선을 포함하는 반도체 기억장치로서, 상기 제1 블록은, 제1 전극, 제2 전극 및 게이트전극을 갖는 제1 메모리 트랜지스터; 상기 제1 메모리 트랜지스터의 제1 전극으로 기능하는 일부를 포함하는 제1 부비트선; 상기 제1 메모리 트랜지스터의 제2 전극으로 기능하는 일부를 포함하는 제 2 부비트선; 및 상기 제1 메모리 트랜지스터의 게이트전극으로 기능하는 일부를 포함하는 제1 워드선을 포함하고, 상기 제2 블럭은, 제3 전극, 제4 전극 및 게이트 전극을 갖는 제2 메모리 트랜지스터; 상기 제2 메모리 트랜지스터의 제3 전극으로 기능하는 일부를 포함하는 제3 부비트선; 상기 제2 메모리 트랜지스터의 제4 전극으로 기능하는 일부를 포함하는 제4 부비트선; 및 상기 제2 메모리 트랜지스터의 게이트전극으로 기능하는 일부를 포함하는 제2 워드선을 포함하며, 상기 주비트선은 상기 제1 보조도전영역에 전기적으로 접속되고, 상기 제2 부비트선은 상기 제4 부비트선에 전기적으로 접속되며, 상기 제1 선택 트랜지스터는 상기 전기적으로 접속된 제2 및 제4부비트선을 상기 제1 선택선의 전위에 따라 상기 제1 보조도전영역에 전기적으로 선택접속하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 제1 블록은 상기 제1도전영역을 상기 제2 블록과 공유하는, 반도체 기억장치.
  3. 제1항에 있어서, 상기 제1 선택 트랜지스터는 제5 전극, 제6 전극 및 게이트전극을 갖고, 상기 제1 보조도전영역의 일부는 제5 전극으로 기능하고, 상기 제2 부비트선의 일부 및 상기 제4 부비트선의 일부는 제6 전극으로 기능하며, 상기 제1 선택선의 일부는 제1 선택 트랜지스터의 게이트전극으로 기능하는, 반도체 기억장치.
  4. 제1항에 있어서, 상기 반도체기판은 제1 도전형이고, 상기 제1 내지 제4 부비트선은 제2 도전형인, 반도체 기억장치.
  5. 제1항에 있어서, 상기 제1 블록은 상기 제1 선택선을 상기 제2 블록과 공유하는, 반도체 기억장치.
  6. 제1항에 있어서, 상기 제2블록에 인접한 제3 블록; 주접지선; 제2 보조도전영역; 및 제2 선택 트랜지스터를 더 포함하고, 상기 제3 블록은, 제7 전극, 제 8 전극 및 게이트전극을 갖는 제3메모리 트랜지스터; 상기 제3 메모리 트랜지스터의 제7 전극으로 기능하는 일부를 포함하는 제5 부 비트선; 상기 제3 메모리 트랜지스터의 제8 전극으로 기능하는 일부를 포함하는 제6 부비트선; 및 상기 제3 메모리 트랜지스터의 게이트전극으로 기능하는 일부를 포함하는 제3 워드선을 포함하며, 상기 주접지선은 상기 제2 보조도전영역에 전기적으로 접속되고, 상기 제 2 블록의 제3 부비트선은 상기 제3 블록의 제5 부비트선에 전기적으로 접속되며, 상기 제2 선택 트랜지스터는 상기 전기적으로 접속된 제3 및 제5 부비트선을 상기 제2 선택선의 전위에 따라 상기 제 2 보조도전영역에 전기적으로 선택접속 하는, 반도체 기억장치.
  7. 제6항에 있어서, 상기 제2 블록은, 제9 전극, 제10 전극 및 게이트전극을 갖는 제4 메모리 트랜지스터 및 제7 부비트선을 더 포함하고, 상기 제3 부비트선의 일부는 상기 제4 메모리 트랜지스터의 제9 전극으로 기능하고, 상기 제7 부비트선의 일부는 상기 제4 메모리 트랜지스터의 제10 전극으로 기능하며, 상기 제1 워드선의 일부는 상기 제4 메모리 트랜지스터의 게이트전극으로 기능하는, 반도체 기억장치.
  8. 제7항에 있어서, 상기 제2 블록은, 제11 전극, 제12 전극 및 게이트전극을 갖는 제3 선택 트랜지스터 및 상기 제1 보조도전영역을 통해 상기 제1 선택선에 평행하게 배치된 제3 선택선을 더 포함하고, 상기 제1 보조도전영역의 일부는 상기 제7 전극으로 기능하고, 상기 제7 부비트선의 일부는 제12 전극으로 기능하며, 상기 제3 선택선의 일부는 상기 제3 선택 트랜지스터의 게이트전극으로 기능하는, 반도체 기억장치.
  9. 제8항에 있어서, 상기 제3 선택 트랜지스터의 제12 전극에 대향하는 상기 제3 선택 트랜지스터의 제7 전극의 일측은 상기 제2 워드선의 길이 방향에 평행한, 반도체 기억장치.
  10. 제8항에 있어서, 상기 제1 선택 트랜지스터의 제6 전극에 대향하는 상기 제1 선택 트랜지스터의 제5 전극의 일측은 상기 제3 부비트선의 길이 방향에 평행한, 반도체 기억장치.
  11. 제8항에 있어서, 상기 제3 선택 트랜지스터의 제12 전극에 대향하는 상기 제3 선택 트랜지스터의 제7 전극의 일측은 상기 제2 워드선의 길이 방향에 평행하며, 상기 제1 선택 트랜지스터의 제6 전극에 대향하는 상기 제1 선택 트랜지스터의 제5 전극의 일측은 상기 제3 부비트선의 길이 방향에 평행한, 반도체 기억장치.
  12. 제8항에 있어서, 상기 제 1 선택 트랜지스터의 유효 채널폭은 상기 제3 선택 트랜지스터의 유효 채널폭과 동일한, 반도체 기억장치.
  13. 반도체기판; 제1 블럭; 상기 제1 블럭에 인접한 제2 블럭; 주비트선; 제1보조도전영역; 제1 선택 트랜지스터; 및 제1 선택선을 포함하는 반도체 기억장치로서, 상기 제1 블럭은, 제1 전극, 제2 전극 및 게이트전극을 갖는 제1 메모리 트랜지스터; 상기 제1 메모리 트랜지스터의 제1 전극으로 기능하는 일부를 포함하는 제1 부비트선; 상기 제1 메모리 트랜지스터의 제2 전극으로 기능하는 일부를 포함하는 제 2 부비트선; 및 상기 제1 메모리 트랜지스터의 게이트전극으로 기능하는 일부를 포함하는 제1 워드선을 포함하고, 상기 제2 블럭은, 제3 전극, 제4 전극 및 게이트전극을 갖는 제2 메모리 트랜지스터; 상기 제2 메모리 트랜지스터의 제3 전극으로 기능하는 일부를 포함하는 제3 부비트선; 상기 제2 메모리 트랜지스터의 제4 전극으로 기능하는 일부를 포함하는 제4 부비트선; 및 상기 제2 메모리 트랜지스터의 게이트전극으로 기능하는 일부를 포함하는 제2 워드선을 포함하며, 상기 주비트선은 상기 제1 보조도전영역에 전기적으로 접속되고, 상기 제2 부비트선은 상기 제4 부비트선에 전기적으로 접속되고, 상기 제1 선택 트랜지스터는 상기 전기적으로 접속된 제2 및 제4 부비트선을 상기 제1 선택선의 전위에 따라 상기 제1 보조도전영역에 전기적으로 선택접속하며, 상기 제1 블록은, 제5 전극, 제6 전극 및 게이트전극을 갖는 제2 선택 트랜지스터; 제7전극, 제8전극 및 게이트전극을 갖는 제3 선택 트랜지스터; 및 제1 선택선을 더 포함하고, 상기 제5부비트선의 일부는 상기 제2 선택 트랜지스터의 제6 전극으로 기능하고, 상기 제5부비트선의 다른 부분은 상기 제3 선택 트랜지스터의 제7 전극으로 기능하고, 상기 제1 보조도전영역의 일부는 상기 제2 선택 트랜지스터의 제5 전극으로 기능하고, 상기 제1 보조도전영역의 다른 부분은 상기 제3 선택 트랜지스터의 제8 전극으로 기능하며, 상기 제2 및 제3 선택 트랜지스터는 상기 제1 보조도전영역을 상기 제2 선택선의 전위에 따라 상기 제5 부비트선에 전기적으로 선택접속하는, 반도체 기억장치.
  14. 제13항에 있어서, 상기 제6 전극에 대향하는 상기 제5 전극의 일측은 상기 제8 전극에 대향 하는 제7 전극의 일측에 평행한, 반도체 기억장치.
  15. 제13항에 있어서, 상기 제3 및 제4 메모리 트랜지스터의 유효 채널폭의 합은 상기 제1 메모리 트랜지스터의 유효 채널폭과 동일한, 반도체 기억장치.
  16. 제1항에 있어서, 상기 제1 및 제3 부비트선에 인접한 금지대 (禁止帶)를 더 포함하는 반도체 기억장치.
  17. 제13항에 있어서, 상기 제1 및 제3 부비트선에 인접한 금지대(禁止帶)를 더 포함하는 반도체 기억장치.
  18. 제1항에 있어서, 상기 주비트선은 콘택트홀을 통해 상기 제1 보조도전영역에 전기적으로 접속 되어 있고, 상기 제1 블록은 상기 콘택트홀을 통해 상기 제2 블록에 대향하고 있는,반도체 기억장치.
  19. 제1항에 있어서, 상기 주접지선은 콘택트홀을 통해 상기 제2 보조도전영역에 전기적으로 접속되어 있고, 상기 제2 블록은 상기 콘택트홀을 통해 상기 제3 블록에 대향하고 있는, 반도체 기억장치.
KR1019970024074A 1996-06-11 1997-06-11 반도체 기억장치 KR100251690B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14961596A JP3235715B2 (ja) 1996-06-11 1996-06-11 半導体記憶装置
JP96-149615 1996-06-11

Publications (2)

Publication Number Publication Date
KR980006417A true KR980006417A (ko) 1998-03-30
KR100251690B1 KR100251690B1 (ko) 2000-04-15

Family

ID=15479091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970024074A KR100251690B1 (ko) 1996-06-11 1997-06-11 반도체 기억장치

Country Status (4)

Country Link
US (1) US5852570A (ko)
JP (1) JP3235715B2 (ko)
KR (1) KR100251690B1 (ko)
TW (1) TW331041B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100252475B1 (ko) * 1997-05-24 2000-04-15 윤종용 반도체 롬 장치
JP2000019709A (ja) 1998-07-03 2000-01-21 Hitachi Ltd 半導体装置及びパターン形成方法
JP3420089B2 (ja) * 1998-11-04 2003-06-23 Ｎｅｃエレクトロニクス株式会社 電子デバイス並びに半導体装置、及び電極形成方法
JP3729665B2 (ja) * 1998-11-25 2005-12-21 松下電器産業株式会社 半導体装置
JP3779480B2 (ja) 1999-02-10 2006-05-31 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
US6269017B1 (en) * 1999-03-04 2001-07-31 Macronix International Co., Ltd. Multi level mask ROM with single current path
JP2001014876A (ja) 1999-06-25 2001-01-19 Nec Corp 半導体記憶装置
JP3393600B2 (ja) * 1999-07-07 2003-04-07 シャープ株式会社 半導体記憶装置
US6424556B1 (en) * 2000-12-28 2002-07-23 Virage Logic Corp. System and method for increasing performance in a compilable read-only memory (ROM)
KR100463602B1 (ko) * 2001-12-29 2004-12-29 주식회사 하이닉스반도체 불휘발성 강유전체 메모리의 배선
TW556221B (en) * 2002-05-20 2003-10-01 Macronix Int Co Ltd ROM with reduced loading
CN100446115C (zh) * 2002-06-13 2008-12-24 旺宏电子股份有限公司 降低负载值的只读存储器
KR20090097893A (ko) * 2006-11-29 2009-09-16 램버스 인코포레이티드 작동열화를 반전시킬 가열회로가 내장된 집적회로
JP4907563B2 (ja) 2008-01-16 2012-03-28 パナソニック株式会社 半導体記憶装置
JP2009206492A (ja) * 2008-01-31 2009-09-10 Toshiba Corp 半導体装置
JP2009271261A (ja) * 2008-05-02 2009-11-19 Powerchip Semiconductor Corp 回路構造とそれを定義するためのフォトマスク
US9269405B1 (en) * 2014-11-04 2016-02-23 Mediatek Inc. Switchable bit-line pair semiconductor memory
US9685239B1 (en) * 2016-10-12 2017-06-20 Pegasus Semiconductor (Beijing) Co., Ltd Field sub-bitline nor flash array
CN112802523A (zh) * 2019-11-14 2021-05-14 力旺电子股份有限公司 只读式存储单元及其相关的存储单元阵列

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2845414B2 (ja) * 1992-09-18 1999-01-13 シャープ株式会社 半導体読み出し専用メモリ
JPH06275795A (ja) * 1993-03-19 1994-09-30 Fujitsu Ltd 半導体記憶装置
US5493527A (en) * 1993-08-26 1996-02-20 United Micro Electronics Corporation High density ROM with select lines
JPH07130163A (ja) * 1993-11-01 1995-05-19 Matsushita Electron Corp 半導体メモリ
US5432730A (en) * 1993-12-20 1995-07-11 Waferscale Integration, Inc. Electrically programmable read only memory array
US5506816A (en) * 1994-09-06 1996-04-09 Nvx Corporation Memory cell array having compact word line arrangement

Also Published As

Publication number Publication date
TW331041B (en) 1998-05-01
US5852570A (en) 1998-12-22
KR100251690B1 (ko) 2000-04-15
JP3235715B2 (ja) 2001-12-04
JPH09331030A (ja) 1997-12-22

Similar Documents

Publication Publication Date Title
KR980006417A (ko) 반도체 기억장치(semiconductor memory device)
KR100296567B1 (ko) 웰저항을사용한cmos회로의esd보호
KR950012576A (ko) 반도체 기억장치
KR960032736A (ko) 반도체 메모리
US4481521A (en) Insulated gate field effect transistor provided with a protective device for a gate insulating film
KR100375885B1 (ko) 구동성 강화 구동기 트랜지스터 구성체 및 증가된 전류 제공트랜지스터 구성체
KR850000799A (ko) 호출 전용 메모리
KR960030394A (ko) 정전보호기능을 갖는 반도체 집적 회로 장치
KR950034803A (ko) 반도체 디바이스
KR880006775A (ko) 씨모오스 디램에서 레이아웃이 최적화된 감지증폭기
KR970077683A (ko) 반도체 메모리 장치
JPH10163346A (ja) 半導体メモリのパワーライン配線構造
KR960036082A (ko) 반도체집적회로장치
US6404030B1 (en) Chain gate MOS structure
KR930014991A (ko) 모트간에 공간이 없는 정적 랜덤 억세스 메모리 셀 및 이의 형성 방법
KR100539127B1 (ko) Ｍｒａｍ 장치
KR970053284A (ko) 플랫 nor형 마스크 rom
KR980006297A (ko) 다중 레벨 도전체 워드라인 스트래핑 방법
TW362276B (en) MOS field effect transistor applied to input/output protection circuit
US6246605B1 (en) Static RAM with improved memory cell pattern
KR970023449A (ko) 판독선 선택 트랜지스터를 구비한 비휘발성 반도체 메모리
US5498897A (en) Transistor layout for semiconductor integrated circuit
US3705419A (en) Silicon gate fet-niobium oxide diode-memory cell
JPS58122695A (ja) 入力過電圧保護回路
KR100248556B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101223

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee