KR980004044A - 지정된 디지털 데이터에서의 데이터 에러 검출 및 은폐 방법 및 장치 - Google Patents

지정된 디지털 데이터에서의 데이터 에러 검출 및 은폐 방법 및 장치 Download PDF

Info

Publication number
KR980004044A
KR980004044A KR1019970023308A KR19970023308A KR980004044A KR 980004044 A KR980004044 A KR 980004044A KR 1019970023308 A KR1019970023308 A KR 1019970023308A KR 19970023308 A KR19970023308 A KR 19970023308A KR 980004044 A KR980004044 A KR 980004044A
Authority
KR
South Korea
Prior art keywords
sample
error
stored
generating
memory element
Prior art date
Application number
KR1019970023308A
Other languages
English (en)
Other versions
KR100420884B1 (ko
Inventor
에릭 칼 피터슨
Original Assignee
아키야마 구니유키
톰슨 컨슈머 일렉트로닉스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아키야마 구니유키, 톰슨 컨슈머 일렉트로닉스, 인코포레이티드 filed Critical 아키야마 구니유키
Publication of KR980004044A publication Critical patent/KR980004044A/ko
Application granted granted Critical
Publication of KR100420884B1 publication Critical patent/KR100420884B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806—Pulse code modulation systems for audio signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1876—Interpolating methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Error Detection And Correction (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

저장된 디지털 샘플 내에서 에러를 검출하여 이를 은폐하기 위한 장치 및 방법이 기술된다. 다중 비트 디지털 입력 샘플이 수신되며, 이 압력 샘플에 상당하는 에러 검출 코드가 계산된다. 그후, 하나의 다중 비트 디지털 저장 샘플이 당해 입력 샘플의 동일수의 하위 비트들에 대해 상기 에러 검출 코드를 대체시키므로써 발생된다. 상기 저장 샘플은 그후 메모리 소자(20)에 저장된다. 앞서 저장된 샘플은 상기 메모리 소자(20)로부터 회수되며 에러가 발생했는지 여부를 검출하기 위해 분석된다. 에러가 검출되는 경우, 상기 회수된 샘플에 대한 대체 샘플이 발생되며, 그렇지 않을 경우 상기 회수된 샘플이 발생된다.

Description

지정된 디지털 데이터에서의 데이터 에러 검출 및 은폐 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 메모리 소자에 데이터를 기록하기 위한 본원 발명에 따른 장치의 블록도.

Claims (11)

  1. 다중 비트 디지털 입력 샘플을 수신하는 단계와; 메모리 소자(20)내에 상기 입력 샘플을 나타내는 다중 비트 저장 샘플을 저장하는 단계와; 상기 메모리(20)로부터 상기 저장된 다중 비트 샘플을 회수하는 단계를 포함하는 저장도니 디지털 샘플에서 에러를 은폐(concealing)시키는 방법에 있어서, 소정수의 비트들을 포함하는 상기 입력 샘플에 상당하는 에러 검출 코드를 계산하는 단계와; 상기 소정수의 상기 입력 샘플의 하위 비트들을 상기 소정수의 에러 검출 코드로 대체하므로써 상기 저장 샘플을 형성하는 단계와, 에러를 검출하도록 상기 회수된 샘플을 검사하는단계와; 한 에러가 검출될 경우, 상기 회수된 샘플에 대한 대체 샘플을 발생시키고, 그렇지 않을 경우, 상기 회수된 샘플을 발생시키는 단계를 포함하는 것을 특징으로 하는 저장된 디지털 샘플에서 에러를 은폐시키는 방법.
  2. 제1항에 있어서, 상기 대체 샘플을 발생시키는 단계가, 단일 에러가 검출될 경우, 이전의 정확한 샘플과 현재의 정확한 샘플의 평균을 포함하는 대체 샘플을 발생시키는 단계; 및 하나 이상의 연속 에러가 검출될 경우, 다음의 정확한 샘플이 수신될 때까지 이전의 정확한 샘플을 포함하는 대체 샘플을 반복적으로 발생시키고, 그후 상기 이전의 정확한 샘플과 상기 그 다음의 정확한 샘플의 평균을 포함하는 대체 샘플을 발생시키는 단계를 포함하는 것을 특징으로 하는 저장된 디지털 샘플에서 에러를 은폐시키는 방법.
  3. 제1항에 있어서, 상기 대체 샘플을 발생시키는 단계가 이전의 정확한 샘플을 저장하는 단계와; 에러가 검출될 때, 상기 이전의 정확한 샘플을 포함하는 대체셈플을 발생시키는 단계와; 그후 현재의 정확한 샘플이 수신될 때, 상기 이전의 정확한 샘플과 상기 현재의 정확한 샘플을 포함하는 대체 샘플을 발생시키는 단계를 포함하는 것을 특징으로 하는 저장된 디지털 샘플에서 에러를 은폐시키는 방법.
  4. 제1항에 있어서, 한 에러 검출 코드를 계산하는 단계가 상기 입력 샘플에 상당하는 패리티 비트를 계산하는 단계를 포함하는 것을 특징으로 하는 저장된 디지털 샘플에서 에러를 은폐시키는 방법.
  5. 제4항에 있어서, 상기 에러를 검출하기 위해 회수된 샘플을 검사하는 단계가 상기 회수된 저장 샘플의 패리티를 결정하는 단계; 및 이것이 소정의 패리티가 아닐 경우, 에러를 검출하는 단계를 포함하는 것을 특징으로 하는 저장된 디지털 샘플에서 에러를 은폐시키는 방법.
  6. 다중 비트 디지털 입력 샘플 소스(10)와; 상기 입력 샘플을 나타내는 저장샘플을 저장하고 앞서 저장된 저장 샘플을 회수하기 위한 메모리 소자(20)를 구비하는 저장된 디지털 샘플 내에서의 에러를 은폐시키는 장치에 있어서, 상기 입력 샘플 소스(10)에 연결되어 소정수의 비트를 가진 에러 검출 코드를 발생시키는 에러검출 코드 발생기(30)와; 상기 에러 검출 코드가 상기 입력 샘플의 상기 소정수의 최하위 비트를 대체하는 상기 입력 샘플을 포함하는 상기 저장 샘플을 저장하는 상기 메모리 소자(20)와; 상기 메모리 소자(20)에 연결되어 상기 회수된 샘플 내에서의 에러를 검출하는 에러 검출기(60); 및 상기 메모리 소자(20) 및 상기 에러 검출기(60)에 연결되어 에러가 검출될 경우 대체 샘플을 발생시키고 그렇지 않을 경우, 상기 회수된 저장 샘플을 발생시키는 에러 보정기(40)를 구비하는 것을 특징으로 하는 저장된 디지털 샘플에서의 에러 은폐 장치.
  7. 제6항에 있어서, 상기 메모리 소자(20)가 공지된 불완전한 메모리 위치(memory location)를 가진 메모리 소자인 것을 특징으로 하는 저장된 디지털 샘플에서의 에러 은폐 장치.
  8. 제6항에 있어서, 상기 에러 코드 발생기(30)가 패리티 발생기인 것을 특징으로 하는 저장된 디지털 샘플에서의 에러 은폐 장치.
  9. 제8항에 있어서, 상기 에러 발생기(60)가 패리티 에러 처커(checker)인 것을 특징으로 하는 저장된 디지털 샘플에서의 에러 은폐 장치.
  10. 제6항에 있어서, 상기 에러 보정기(40)가 상가 메모리 소자(20)에 연결되어 현재의 정확한 샘플을 홀딩 하는 제1래치(41)와; 상기 메모리 소자(20)에 연결되어 이전의 정확한 샘플을 홀딩하는 제2래치(42)와; 상기 제1래치(41)와 상기 제2래치(42)에 응답하는 균분회로(46)와; 상기 제2래치(42)에 응답하는 제1데이터 입력과 상기 균분 회로(46)에 연결되는 제2데이터 입력, 및 상기 대체 샘플을 발생시키는 출력을 가진 멀티플렉서(44); 및 상기 에러 검출기(60)에 응답하여 불량한 샘플이 수신된 후에 현재의 양호한 샘플이 수신될 때 상기 균분회로(46)를 상기 출력에 연결시키도록 상기 멀티플렉서(44)를 조절하고, 그렇지 않을 경우, 상기 제2래치(42)를 상기 출력에 연결시키도록 상기 멀티플렉서(44)를 조절하는 제어 회로(47)를 구비하는 것을 특징으로 하는 저장된 디지털 샘플에서의 에러 은폐 장치.
  11. 제10항에 있어서, 상기 제어 회로(47)가 상기 에러 검출기(60)에 응답하여 샘플이 상기 메모리 소자(20)로부터 회수되고 상기 에러 검출기(60)가 에러를 검출하지 않을 때 상기 제1래치(41)에 대해 스트로보 신호를 발생시키는 회로; 및 샘플이 상기 메모리 소자(20)로부터 회수될때 상기 제2래치(42)에 대해 한 스트로보 신호를 발생시키는 회로를 더 구비하는 것을 특징으로 하는 저장된 디지털 샘플에서의 에러 은폐 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970023308A 1996-06-05 1997-06-05 저장된디지털샘플들내에에러들을은폐하는방법및장치 KR100420884B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US658,797 1996-06-05
US658797 1996-06-05
US08/658,797 US5781564A (en) 1996-06-05 1996-06-05 Method and apparatus for detecting and concealing data errors in stored digital data

Publications (2)

Publication Number Publication Date
KR980004044A true KR980004044A (ko) 1998-03-30
KR100420884B1 KR100420884B1 (ko) 2004-06-14

Family

ID=24642739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970023308A KR100420884B1 (ko) 1996-06-05 1997-06-05 저장된디지털샘플들내에에러들을은폐하는방법및장치

Country Status (7)

Country Link
US (1) US5781564A (ko)
JP (1) JP3699248B2 (ko)
KR (1) KR100420884B1 (ko)
CN (1) CN1113293C (ko)
HK (1) HK1008581A1 (ko)
MY (1) MY123795A (ko)
SG (1) SG54509A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004075057A1 (en) * 1997-06-12 2004-09-02 Thomson Consumer Electronics, Inc. A method and apparatus for detecting and concealing data errors in stored digital data
US6026506A (en) * 1997-09-26 2000-02-15 International Business Machines Corporation Concealing errors in transport stream data
JP2003280694A (ja) * 2002-03-26 2003-10-02 Nec Corp 階層ロスレス符号化復号方法、階層ロスレス符号化方法、階層ロスレス復号方法及びその装置並びにプログラム
US7093190B1 (en) * 2002-07-12 2006-08-15 Unisys Corporation System and method for handling parity errors in a data processing system
FR2880462A1 (fr) * 2005-01-06 2006-07-07 Thomson Licensing Sa Procede de reproduction de documents comprenant des sequences alterees et, dispositif de reproduction associe
US10243584B2 (en) * 2016-05-11 2019-03-26 Samsung Electronics Co., Ltd. Memory device including parity error detection circuit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4047151A (en) * 1974-12-24 1977-09-06 Rydbeck Nils R C Adaptive error correcting transmission system
JPS57207958A (en) * 1981-06-17 1982-12-20 Hitachi Ltd Data correcting device
JPS5898814A (ja) * 1981-12-08 1983-06-11 Sony Corp エラ−デ−タ補間装置
US4517600A (en) * 1982-05-17 1985-05-14 Rca Corporation Error concealment system using dropout severity information for selection of concealment method
JPS59157811A (ja) * 1983-02-25 1984-09-07 Nec Corp デ−タ補間回路
JP2514181B2 (ja) * 1984-04-27 1996-07-10 ソニー株式会社 デジタルビデオデ−タの誤り修整方式
US4656633A (en) * 1985-03-15 1987-04-07 Dolby Laboratories Licensing Corporation Error concealment system
DE3804175A1 (de) * 1988-02-11 1989-08-24 Broadcast Television Syst Verfahren und schaltungsanordnung zum einschreiben und auslesen eines digitalen halbleiterspeichers fuer videosignale
JPH01236743A (ja) * 1988-03-17 1989-09-21 Hitachi Ltd 補間装置
US5222069A (en) * 1990-09-20 1993-06-22 Ampex Systems Corporation Miscorrection arrangement for the concealment of misdetected or miscorrected digital signals
KR0125581B1 (ko) * 1991-07-24 1998-07-01 구자홍 디지탈 영상신호의 에러수정 시스템
US5257265A (en) * 1991-08-07 1993-10-26 Pacific Communications Method and apparatus for reducing multipath distortion
KR100200801B1 (ko) * 1991-08-31 1999-06-15 윤종용 오류정정장치
US5247363A (en) * 1992-03-02 1993-09-21 Rca Thomson Licensing Corporation Error concealment apparatus for hdtv receivers
US5600821A (en) * 1993-07-28 1997-02-04 National Semiconductor Corporation Distributed directory for information stored on audio quality memory devices
US5483577A (en) * 1994-01-24 1996-01-09 Advanced Micro Devices, Inc. Single chip telephone answering machine, telephone, speakerphone, and ADSI controller

Also Published As

Publication number Publication date
US5781564A (en) 1998-07-14
CN1113293C (zh) 2003-07-02
HK1008581A1 (en) 1999-05-14
JPH1083356A (ja) 1998-03-31
CN1168999A (zh) 1997-12-31
JP3699248B2 (ja) 2005-09-28
KR100420884B1 (ko) 2004-06-14
MY123795A (en) 2006-06-30
SG54509A1 (en) 1998-11-16

Similar Documents

Publication Publication Date Title
US4175692A (en) Error correction and detection systems
EP0030612B1 (en) Method of correcting double errors in a data storage apparatus and data storage apparatus
KR890702121A (ko) 바이트 기입 에러 코드 방법 및 장치
KR19990060758A (ko) 반도체 메모리 장치 및 그 장치의 에러 정정 방법
GB2329805A (en) Read error recovery utilizing ECC and read channel quality indicators
KR940005003A (ko) 인터리브된 데이터를 통신하기 위한 방법 및 그 장치
KR910012924A (ko) 다중 소오스로부터 독립적으로 발생하는 에러를 선택적으로 잡아내기 위한 버스 모니터
EP0037705A1 (en) Error correcting memory system
US4404673A (en) Error correcting network
KR980004044A (ko) 지정된 디지털 데이터에서의 데이터 에러 검출 및 은폐 방법 및 장치
KR920010432A (ko) 다중 헤드 기억장치에서 데이타를 회복시키기 위한 방법 및 시스템
KR980007139A (ko) 프레임 구성의 디지탈 신호의 데이터 에러 정정방법 및 그 방법에 이용하는 장치
JPH0212445A (ja) 記憶装置
US20040187053A1 (en) First-in/first-out (FIFO) information protection and error detection method and apparatus
JPH06103469B2 (ja) メモリ制御回路
JPS60188000A (ja) 読み出し専用メモリ
EP0392563A3 (en) Microcode testing method and apparatus therefor
US6061825A (en) Monitoring OAM cell assisted method to detect bit errors occurring in ATM useful cells on an ATM transmission link
JPH0756816A (ja) メモリの制御装置
JPS6223337B2 (ko)
SU890441A1 (ru) Запоминающее устройство с коррекцией ошибок
JP2655047B2 (ja) 内符号誤り訂正装置
KR890013637A (ko) 파이어코드를 이용한 버스트에러 정정회로 및 방법
JPH02278354A (ja) 記憶装置
JPS6220047A (ja) 記憶素子

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080205

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee