JPH02278354A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は記憶装置における誤り訂正に関し、特に、誤り
訂正のために記憶素子を使用した場合における上記記憶
装置の誤り回復に関するものである。

〔従来の技術〕

従来、この種の記憶装置においては、記憶手段に記憶す
る内容と共に、１ビット誤り訂正・２ビット誤り検出用
の検査ビットを付加して記憶し、読出し時にシンドロー
ム生成手段でシンドロームを生成し、これをもとに誤り
ビット位置を解析し訂正手段で訂正することにより、１
ビツトの誤りに対しては、復旧して正しい記憶内容を出
力するようにしている。

ところが、拡張記憶装置とか電子ディスクなどのように
、主記憶装置などに比較して信頼性の高いことが要求さ
れる記憶装置の開発が進展するにつれ、任意の２ピント
訂正等、複数ピントの誤り訂正が必要となってきた。複
数ビ・７ト誤り訂正は１ビット誤り訂正に比べてビット
指摘手段が複雑となるため、ビット指摘手段として記憶
素子を使用して実現する方法がある。

〔発明が解決しようとする課題〕

ビット指摘手段に記憶素子を使った上述の記憶装置では
、ビット指摘手段に使用される記憶素子が、微細化技術
の発達と共に、α線によるソフトエラーを生じるように
なってきており、記憶素子の信頼度が無視できなくなっ
てきている。記憶素子にソフトエラーを生じた場合、ビ
ット指摘手段の誤動作を招き、誤って記憶手段の内容を
変えてしまうという欠点があった。

〔課題を解決するための手段〕

このような欠点を除去するために本発明は、誤り訂正機
能を有する記憶装置において、記憶手段に接続されたシ
ンドローム生成手段と、このシンドローム生成手段に接
続され、記憶素子により構成された第１および第２の誤
りビット指摘手段と、第１および第２の誤りビット指摘
手段に接続された第１および第２の誤り検出手段と、第
１および第２の誤りビット指摘手段に接続された選択手
段と、この選択手段および前記記憶手段の出力に接続さ
れた訂正手段とを備え、第１の誤りビット指摘手段の出
力を第２の誤りピッｌ摘手段の入力に接続し、第２の誤
りビット指摘手段の出力を第１の誤りビット指摘手段の
入力に接続し、第１の誤り検出手段もしくは第２の誤り
検出手段で誤りが検出された場合、第１の誤り検出手段
もしくは第２の誤り検出手段は第２の誤りビット指摘手
段もしくは第１の誤りビット指摘手段の内容を第１の誤
りビット指摘手段もしくは第２の誤りビット指摘手段に
新たに書き込み、選択手段は誤りのない方のビット指摘
手段の内容を選択して訂正手段に出力するようにしたも
のである。

〔作用〕

本発明による記憶装置においては、片方の誤りビット指
摘手段に障害が発生しても誤り訂正機能を失わず、その
障害がソフトエラーなどのように回復可能な障害の場合
には回復される。

〔実施例〕

図は本発明による記憶装置の一実施例を示すブロック系
統図である。同図において、■は記憶手段、２はシンド
ローム生成手段、３は選択手段、４は訂正手段、５およ
び６は第１および第２の誤りビット指摘手段、７および
８は第１および第２の誤り検出手段、９は論理積手段で
ある。

記憶手段１はシンドローム生成手段２と訂正手段４に接
続され、シンドローム生成手段２の出力は誤りビット指
摘手段５および６に接続されている。誤りビット）旨摘
手段５および６は記憶素子で構成されていて、その出力
はそれぞれ誤りビット指摘手段６と誤り検出手段７およ
び誤りビット指摘手段５と誤り検出手段８に接続されて
いる。誤り検出手段７の出力は選択手段３に接続されて
おり、また、ライトパルスａによりゲートされて誤りビ
ット指摘手段５の入力に接続される。誤り検出手段８は
ライトパルスａによりゲートされて誤りビット指摘手段
６の入力に接続される。選択手段３の出力は訂正手段４
の入力に接続されている。

また、誤り検出手段７および８の出力は論理積手段９に
入力され、論理積手段９からはエラー信号すが出力され
る。

記憶手段１から読み出されたデータには検査ビットが含
まれていて、シンドローム生成手段２に入力される。シ
ンドローム生成手段２ではシンドロームを生成し、この
シンドロームは第１の誤りビット指摘手段５と第２の誤
りビット指摘手段６に人力される。誤りビット指摘手段
５および６は記憶素子で構成されていて、シンドローム
生成手段２の出力は上記記憶素子のアドレス線に接続さ
れている。したがって、シンドロームの値に対応したア
ドレスには、そのシンドロームの値に対応した誤りビッ
ト位置のみ論理値「１」、その他のビット位置は論理値
ｒＯＪをあらかじめ書き込んでおく。また、これらにパ
リティビットを設けて、あらかじめ正しいパリティ値を
書き込んでおく。

このように設定しておくと、誤りビット指摘手段５と６
の出力はシンドロームに対応して誤りビット位置を指摘
することができる。誤り検出手段７と８はそれぞれ誤り
ビット指摘手段５と６の出力のパリティエラーを検出す
る。第１の誤り検出手段７でエラーが検出されなかった
ならば、選択手段３は第１の誤りビット指摘手段５の内
容を出力し、訂正手段４に入力する。訂正手段４では、
選択手段３の出力から得られる誤りビット位置にしたが
い、記憶手段１からの読出しデータを訂正して訂正済デ
ータＣを送出する。

第１の誤りビット指摘手段５に誤りが発生し、第１の誤
り検出手段７で誤りを検出すると、選択手段４は、第２
の誤りビット指摘手段６の内容を選択し、訂正手段４に
出力する。訂正手段４では、選択手段３の出力から得ら
れる誤りピント位置にしたがい、記憶手段１からの続出
しデータを訂正して訂正済データＣを送出する。一方、
第２の誤すピット指摘手段６の出力は第１の誤りビット
指摘手段５に入力されているので、第１の誤り検出手段
７の出力によりライトパルスａのタイミングで第２の誤
りビット指摘手段６の出力が第１の誤りビット指摘手段
５に書き込まれる。従って、第１の誤りビット指摘手段
５の障害がα線によるソフトエラーなど回復可能な障害
ならば復旧される。

第２の誤りビット指摘手段６に誤りが発生した場合は第
２の誤り検出手段８で誤りを検出する。

第１の誤りビット指摘手段５の出力は第２の誤りビット
指摘手段６に入力されているので、ライトパルスａのタ
イミングで第１の誤りビット指摘手段５の出力が第２の
誤りビット指摘手段６に書き込まれる。効果は第１の誤
りビット指摘手段５の場合と同様である。

第１の誤りピント指摘手段５と第２の誤りビット指摘手
段６との両方に障害が起こった場合は、誤り検出手段７
と８とから出力が出るため、エラー信号すが出力される
。この場合は復旧不可であるが、このようなケースはほ
とんど発生しない。

Ｃ発明の効果〕 以上説明したように本発明は、記憶素子で構成された誤
りビット指摘手段と誤り検出手段とをそれぞれ第１と第
２の２つ有し、第１と第２の誤りビット指摘手段はその
出力を互いに入力し合うようにしたことにより、片方の
誤りビット指摘手段に障害が発生しても誤り訂正機能を
失うことがなく、また、その障害がソフトエラーなど回
復可能な障害の場合には回復できるという効果がある。

【図面の簡単な説明】

図は本発明による記憶装置の一実施例を示すブロック系
統図である。 ■・・・記ｔα手段、２・・・シンドローム生成手段、
３・・・選択手段、４・・・訂正手段、５・・・第１の
誤りビット１旨摘手段、６・・・第２の誤りビット指摘
手段、７・・・第１の誤り検出手段、８・・・第２の誤
り検出手段、９・・・論理積手段。 、Ｑ 特許出願人　　　日本電気株式会社

Claims (1)

1. 【特許請求の範囲】 誤り訂正機能を有する記憶装置において、 記憶手段に接続されたシンドローム生成手段と、このシ
   ンドローム生成手段に接続され、記憶素子により構成さ
   れた第１および第２の誤りビット指摘手段と、第１およ
   び第２の誤りビット指摘手段に接続された第１および第
   ２の誤り検出手段と、第１および第２の誤りビット指摘
   手段に接続された選択手段と、この選択手段および前記
   記憶手段の出力に接続された訂正手段とを備え、 第１の誤りビット指摘手段の出力は第２の誤りビット指
   摘手段の入力に接続され、第２の誤りビット指摘手段の
   出力は第１の誤りビット指摘手段の入力に接続され、 第１の誤り検出手段もしくは第２の誤り検出手段で誤り
   が検出された場合、第１の誤り検出手段もしくは第２の
   誤り検出手段は第２の誤りビット指摘手段もしくは第１
   の誤りビット指摘手段の内容を第１の誤りビット指摘手
   段もしくは第２の誤りビット指摘手段に新たに書き込み
   、前記選択手段は誤りのない方のビット指摘手段の内容
   を選択して前記訂正手段に出力することを特徴とする記
   憶装置。