KR970078345A - 연결망 서브 시스템과 정합기 공유가 가능한 타임 스위치 - Google Patents

연결망 서브 시스템과 정합기 공유가 가능한 타임 스위치 Download PDF

Info

Publication number
KR970078345A
KR970078345A KR1019960019390A KR19960019390A KR970078345A KR 970078345 A KR970078345 A KR 970078345A KR 1019960019390 A KR1019960019390 A KR 1019960019390A KR 19960019390 A KR19960019390 A KR 19960019390A KR 970078345 A KR970078345 A KR 970078345A
Authority
KR
South Korea
Prior art keywords
memory
read address
speech
data
highway
Prior art date
Application number
KR1019960019390A
Other languages
English (en)
Other versions
KR100197415B1 (ko
Inventor
오종환
김재평
Original Assignee
유기범
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신 주식회사 filed Critical 유기범
Priority to KR1019960019390A priority Critical patent/KR100197415B1/ko
Publication of KR970078345A publication Critical patent/KR970078345A/ko
Application granted granted Critical
Publication of KR100197415B1 publication Critical patent/KR100197415B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/08—Time only switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0421—Circuit arrangements therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 연결망 서브 시스템과 정합기들을 통하여 연결되는 타임 스위치에 관한 것으로서, 타임 스위치(T11-T15)와 연결망 서브 시스템간에 구성되는 적어도 두개 이상의 정합기(11,12)와; 서브 하이웨이 상태의 데이터를 하이웨이 상태로 변경하는 멀티플렉서(MUX)와; 멀티플렉서(MUX)의 하이웨이 데이터를 순차적으로 저장하고, 독취어드레스에 의해 저장된 데이터를 정합기(11,12)들에 인가하는 제1스피치 메모리(SM11)와; 제어 정보에 대응하는 독취 어드레스를 제1스피치 메모리(SM11)에 순차적으로 인가하는 제1콘트롤 메모리(CM11)와; 멀티플렉서(MUX) 의 하이웨이 데이터를 순차적으로 저장하고, 독취어드레스에 저장된 데이터를 정합기들(11,12)에 인가하는 제2스피치 메모리(SM12)와; 제어 정보에 대응하는 독취 어드레스를 제2스피치메모리(SM12)에 순차적으로 인가하는 제2콘트롤 메모리(CM12)와; 정합기(11,12)들 중 어느 하나로부터 인가되는 데이터를 순차적으로 저장하고, 독취 어드레스에 저장된 데이터를 출력하는 제3스피치 메모리(SM13)와; 정합기(11,12)들중 어느 하나로부터 인가되는 데이터를 순차적으로 저장하고, 독취 어드레스에 의해 저장된 데이터를 출력하는 제4스피치 메모리(SM14)와; 제어 정보에 대응하는 출력 어드레서 정보를 제3 및 제4스피치 메모리(SM13,SM14)에 순차적으로 인가하는 제3콘트롤 메모리(CM13)와; 상기 제3 및 제4스피치 메모리(SM13,SM14)로부터 출력되는 하이웨이 상태의 데이터를 서브 하이웨이 상태로 변환하여 출력하는 디멀티플렉서(DMUX)를 구비한다.
즉, 본 발명은 다수개의 타임스위치와 INS간을 연결하는 정합기들을 타임 스위치들이 공유로 사용하게 구성하므로써 정합기를 효율적으로 사용할 수 있다는 효과가 있다.

Description

연결망 서브 시스템과 정합기 공유가 가능한 타임 스위치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 타임 스위치와 연결망 서브 시스템이 정합기를 통하여 연결되는 상태를 도시한 블록도, 제2도는 본 발명에 따른 연결망 서브 시스템과 정합기 공유가 가능한 타임 스위치의 블럭도.

Claims (2)

  1. 연결망 서브 시스템과 정합기들을 통하여 연결되는 타임 스위치로서, 타임 스위치(T11-T15)와 연결망 서브 시스템간에 구성되는 적어도 두개 이상의 정합기(11,12)와; 서브 하이웨이 상태의 데이터를 하이웨이 상태로 변경하는 멀티플렉서(MUX)와; 상기 멀티플렉서(MUX)의 하이웨이 데이터를 순차적으로 저장하고, 독취어드레스에 의해 저장된 데이터를 정합기(11,12)들에 인가하는 제1스피치 메모리(SM11)와; 제어 정보에 대응하는 독취 어드레스를 제1스피치 메모리(SM11)에 순차적으로 인가하는 제1콘트롤 메모리(CM11)와; 상기 멀티플렉서(MUX)의 하이웨이 데이터를 순차적으로 저장하고, 독취어드레스에 의해 저장된 데이터를 상기 정합기들(11,12)에 인가하는 제2스피치 메모리(SM12)와; 제어정보에 대응하는 독취 어드레스를 상기 제2스피치 메모리(SM12)에 순차적으로 인가하는 제2콘트롤 메모리(CM12)와; 상기 정합기(11,12)들 중 어느 하나로부터 인가되는 데이터를 순차적으로 저장하고, 독취 어드레스에 저장된 데이터를 출력하는 제3스피치 메모리(SM13)와; 상기 정합기(11,12)들중 어느 하나로부터 인가되는 데이터를 순차적으로 저장하고, 독취 어드레스에 저장된 데이터를 출력하는 제4스피치 메모리(SM14)와; 제어 정보에 대응하는 출력 어드레서 정보를 상기제3 및 제4스피치 메모리(SM13,SM14)에 순차적으로 인가하는 제4콘트롤 메모리(CM14)와; 상기 제3 및 제4스피치 메모리(SM13,SM14)로부터 출력되는 하이웨이 상태의 데이터를 서브 하이웨이 상태로 변환하여 출력하는 디멀티플렉서(DMUX)를 구비하는 연결망 서브 시스템과 정합기 공유가 가능한 타임 스위치.
  2. 제1항에 있어서, 상기 타임 스위치(TM1-TM5)는 상기 정합기(11,12)들과 다수개 여결되는 연결망 서브 시스템과 정합기 공유가 가능한 타임 스위치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960019390A 1996-05-31 1996-05-31 연결망 서브 시스템과 정합기 공유가 가능한 타임스위치 KR100197415B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960019390A KR100197415B1 (ko) 1996-05-31 1996-05-31 연결망 서브 시스템과 정합기 공유가 가능한 타임스위치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960019390A KR100197415B1 (ko) 1996-05-31 1996-05-31 연결망 서브 시스템과 정합기 공유가 가능한 타임스위치

Publications (2)

Publication Number Publication Date
KR970078345A true KR970078345A (ko) 1997-12-12
KR100197415B1 KR100197415B1 (ko) 1999-06-15

Family

ID=19460546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019390A KR100197415B1 (ko) 1996-05-31 1996-05-31 연결망 서브 시스템과 정합기 공유가 가능한 타임스위치

Country Status (1)

Country Link
KR (1) KR100197415B1 (ko)

Also Published As

Publication number Publication date
KR100197415B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
BR0108811A (pt) Operação simultânea de banco múltiplo para uma memória flash
KR960042768A (ko) 페일메모리장치
KR950015399A (ko) 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치
KR870700140A (ko) 테스트 패턴 제너레이터(발생장치)
KR970706541A (ko) 확장된 하버드구조 메모리시스템 (an extended harvard architecture memory system)
KR970078345A (ko) 연결망 서브 시스템과 정합기 공유가 가능한 타임 스위치
KR970017688A (ko) 치환 판독전용 반도체 기억장치
KR890015108A (ko) 데이타 전송 제어 시스템
KR970078347A (ko) 핸드 오프 기능을 위한 타임 스위치
KR910019059A (ko) 반도체 불휘발성 메모리장치
KR970078346A (ko) 인트라-전터 기능을 갖는 타임 스위치
KR960005616A (ko) 메모리 제어 회로와 그 회로를 내장한 집적 회로 소자
KR960019322A (ko) 반도체 메모리 시험장치
BR9808002A (pt) Estágio comutador de tempo, e, estrutura de comutação
KR980004958A (ko) 반도체 메모리 장치
KR100211076B1 (ko) 어드레스 스페이스 확장 장치
KR980003996A (ko) 라인 메모리를 이용한 영상미러 장치
KR970024750A (ko) 비동기식 전송 모드 스위치
KR970014197A (ko) 폰트롬 선택회로
KR970078357A (ko) 전전자 교환기의 접속 교환 서브 시스템내 타임 스위치
KR960042764A (ko) 반도체 기억장치의 컬럼 리던던시 장치
KR970076309A (ko) 데이터 비트스트림 발생장치
KR900013393A (ko) 가상기억장치의 영역구분방식 및 회로
KR980007338A (ko) 전전자 교환기의 프로세서와 디바이스간 통신 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020225

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee