KR970078346A - 인트라-전터 기능을 갖는 타임 스위치 - Google Patents

인트라-전터 기능을 갖는 타임 스위치 Download PDF

Info

Publication number
KR970078346A
KR970078346A KR1019960019391A KR19960019391A KR970078346A KR 970078346 A KR970078346 A KR 970078346A KR 1019960019391 A KR1019960019391 A KR 1019960019391A KR 19960019391 A KR19960019391 A KR 19960019391A KR 970078346 A KR970078346 A KR 970078346A
Authority
KR
South Korea
Prior art keywords
memories
speech
highway
data
data stored
Prior art date
Application number
KR1019960019391A
Other languages
English (en)
Other versions
KR100197419B1 (ko
Inventor
오종환
김재평
Original Assignee
유기범
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신 주식회사 filed Critical 유기범
Priority to KR1019960019391A priority Critical patent/KR100197419B1/ko
Publication of KR970078346A publication Critical patent/KR970078346A/ko
Application granted granted Critical
Publication of KR100197419B1 publication Critical patent/KR100197419B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/08—Time only switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0421—Circuit arrangements therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

본 발명은 연결망 서브 시스템과 정합기(1)들을 통하여 적어도 두개 이상의 연결되는 타임 스위치(T1,T2)로서, 서브 하이웨이 상태의 데이터를 하이웨이 상태로 변경하는 멀티플렉서(MUX1,2)와; 상기 멀티플렉서(MUX1,2)의 하이웨이 데이터를 순차적으로 저장하고, 독취 어드레스에 의해 저장된 데이터를 상기 정합기(1)들에 인가하는 제1스피치 메모리(SM11,SM21)와; 제어 정보에 대응하는 독취 어드레스를 상기 제1스피치 메모리(SM11,SM21)에 순차적으로 인가하는 제1콘트롤 메모리(CM11,CM12)와; 상기 멀티플렉서(MUX1,2)의 하이웨이 데이터를 순차적으로 저장하고, 독취 어드레스에 의해 저장된 데이터를 다른 타임 스위치에 인가하는 제2스피치 메모리(SM12,SM22)와; 제어 정보에 대응하는 독취 어드레스를 상기 제2스피치 메모리(SM12,SM22)에 순차적으로 인가하는 제2콘트롤 메모리(CM12,CM22)와; 상기 정합(1)로부터 인가되는 데이터를 순차적으로 저장하고, 독취 어드레스에 저장된 데이터를 출력하는 제3스피치 메모리(SM13,SM23)와; 상기 멀티플렉스(MUX1,2)의 하이웨이 데이터를 순차적으로 저장하고, 독취 어드레스에 저장된 데이터를 독취하여 출력하는 제4스피치 메모리(SM15,SM25)와; 다른 타임 스위치(T1 또느 T2)로부터 인가되는 하이웨이 데이터를 순차적으로 저장하고, 독취 어드레스에 저장된 데이터를 독취하여 출력하는 제5스피치 메모리(SM14 또는 SM24)와; 상기 제어 정보에 대응하는 독취 어드레스를 상기 제3,4,5스피치 메모리(SM13, SM14, SM15, SM23, SM24, SM25)에 순차적으로 인가하는 제3콘트롤 메모리(CM13,CM23)와; 상기 제3,4,5스피치 메모리(SM13, SM14, SM15, SM23, SM24, SM25)의 데이터를 서브 하이웨이 상태로 변화시켜 출력하는 디멀티 플렉서(DMUX1,2)를 구비한다.
본 발명의 타임 스위치는 스피치 메모리(SM12,14,15)를 이용하여 인트라-전터 기능을 수행하게 되므로 종래와 같이 CMMA내의 멀티플렉서 및 디멀티플렉서에 의하여 서브 하이웨이 및 하이웨이 상태로 변경할 필요가 없어 교환기에서의 통화를 원활히 할 수 있는 효과가 있다.

Description

인트라-전터 기능을 갖는 타임 스위치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 인트라-전터 기능을 갖는 타임 스위치의 블록도.

Claims (1)

  1. 연결망 서브 시스템과 정합기(1)들을 통하여 적어도 두개 이상의 연결되는 타임 스위치(T1,T2)로서, 서브 하이웨이 상태의 데이터를 하이웨이 상태로 변경하는 멀티플렉서(MUX1,2)와; 상기 멀티플렉서(MUX1,2)의 하이웨이 데이터를 순차적으로 저장하고, 독취 어드레스에 의해 저장된 데이터를 상기 정합기(1)들에 인가하는 제1스피치 메모리(SM11,SM21)와; 제어 정보에 대응하는 독취 어드레스를 상기 제1스피치 메모리(SM11,SM21)에 순차적으로 인가하는 제1콘트롤 메모리(CM11,CM12)와; 상기 멀티플렉서(MUX1,2)의 하이웨이 데이터를 순차적으로 저장하고, 독취 어드레스에 의해 저장된 데이터를 다른 타임 스위치에 인가하는 제2스피치 메모리(SM12,SM22)와; 제어 정보에 대응하는 독취 어드레스를 상기 제2스피치 메모리(SM12,SM22)에 순차적으로 인가하는 제2콘트롤 메모리(CM12,CM22)와; 상기 정합(1)로부터 인가되는 데이터를 순차적으로 저장하고, 독취 어드레스에 저장된 데이터를 출력하는 제3스피치 메모리(SM13,SM23)와; 상기 멀티플렉스(MUX1,2)의 하이웨이 데이터를 순차적으로 저장하고, 독취 어드레스에 저장된 데이터를 독취하여 출력하는 제4스피치 메모리(SM15,SM25)와; 다른 타임 스위치(T1 또느 T2)로부터 인가되는 하이웨이 데이터를 순차적으로 저장하고, 독취 어드레스에 저장된 데이터를 독취하여 출력하는 제5스피치 메모리(SM14 또는 SM24)와; 상기 제어 정보에 대응하는 독취 어드레스를 상기 제3,4,5스피치 메모리(SM13, SM14, SM15, SM23, SM24, SM25)에 순차적으로 인가하는 제3콘트롤 메모리(CM13,CM23)와; 상기 제3,4,5스피치 메모리(SM13, SM14, SM15, SM23, SM24, SM25)의 데이터를 서브 하이웨이 상태로 변화시켜 출력하는 디멀티 플렉서(DMUX1,2)를 구비하는 인트라-전터 기능을 갖는 타임 스위치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960019391A 1996-05-31 1996-05-31 인트라-전터 기능을 갖는 타임 스위치 KR100197419B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960019391A KR100197419B1 (ko) 1996-05-31 1996-05-31 인트라-전터 기능을 갖는 타임 스위치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960019391A KR100197419B1 (ko) 1996-05-31 1996-05-31 인트라-전터 기능을 갖는 타임 스위치

Publications (2)

Publication Number Publication Date
KR970078346A true KR970078346A (ko) 1997-12-12
KR100197419B1 KR100197419B1 (ko) 1999-06-15

Family

ID=19460547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019391A KR100197419B1 (ko) 1996-05-31 1996-05-31 인트라-전터 기능을 갖는 타임 스위치

Country Status (1)

Country Link
KR (1) KR100197419B1 (ko)

Also Published As

Publication number Publication date
KR100197419B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR910003666A (ko) 반도체기억장치의 데이터출력제어회로
KR970078346A (ko) 인트라-전터 기능을 갖는 타임 스위치
KR950033838A (ko) 동기식 메모리를 갖는 정보처리장치 및 동기식 메모리
KR970060687A (ko) 캐시 메모리의 사용 모드 설정 장치
KR910014954A (ko) 다포트메모리회로의 테스트장치
KR970078345A (ko) 연결망 서브 시스템과 정합기 공유가 가능한 타임 스위치
KR970078347A (ko) 핸드 오프 기능을 위한 타임 스위치
KR920001532A (ko) 이중포트메모리장치
SE9700851D0 (sv) Telekommunikationsanordning
KR950001477A (ko) 기억 회로
DK0633708T3 (da) Koblingsnet for en digital tidsmultiplekstelefoncentral
KR970076273A (ko) 캐쉬 메모리 컨트롤러 및 이를 제공하는 방법
FR2454242A1 (fr) Reseau de commutation multiplex a division du temps dans lequel la memoire tampon est associative, a circulation et en forme de dispositif a charges couplees
KR920702117A (ko) 통신 시스템
JPH0222938A (ja) タイムスロット切替方法
KR960011728A (ko) 메모리 액세스방법 및 장치
KR100256122B1 (ko) 동기식 메모리 소자의 비트별 기록 제어 회로
JP2623519B2 (ja) 時間スイツチ回路
KR980007338A (ko) 전전자 교환기의 프로세서와 디바이스간 통신 장치
JPH02137431A (ja) データ多重方式
KR19980065484A (ko) 확장이 용이한 시분할 다중화 스위치
KR19990009479A (ko) 국설교환기의 공간 분할 스위칭장치
KR920003713A (ko) 공간 분할 교환 시스템 내 오프라인 시험용 정합장치
KR970056347A (ko) 비동기 전달모드 정합장치의 셀 연속성 검사 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020225

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee