KR100197415B1 - 연결망 서브 시스템과 정합기 공유가 가능한 타임스위치 - Google Patents

연결망 서브 시스템과 정합기 공유가 가능한 타임스위치 Download PDF

Info

Publication number
KR100197415B1
KR100197415B1 KR1019960019390A KR19960019390A KR100197415B1 KR 100197415 B1 KR100197415 B1 KR 100197415B1 KR 1019960019390 A KR1019960019390 A KR 1019960019390A KR 19960019390 A KR19960019390 A KR 19960019390A KR 100197415 B1 KR100197415 B1 KR 100197415B1
Authority
KR
South Korea
Prior art keywords
data
memory
speech
read address
matching devices
Prior art date
Application number
KR1019960019390A
Other languages
English (en)
Other versions
KR970078345A (ko
Inventor
오종환
김재평
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019960019390A priority Critical patent/KR100197415B1/ko
Publication of KR970078345A publication Critical patent/KR970078345A/ko
Application granted granted Critical
Publication of KR100197415B1 publication Critical patent/KR100197415B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/08—Time only switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0421—Circuit arrangements therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 연결망 서브 시스템과 정합기들을 통하여 연결되는 타임 스위치에 관한 것으로서, 타임 스위치(T11-T15)와 연결망 서브 시스템간에 구성되는 적어도 두 개 이상의 정합기(11,12)와; 서브 하이웨이 상태의 데이터를 하이웨이 상태로 변경하는 멀티플렉서(MUX)와; 멀티플렉서(MUX)의 하이웨이 데이터를 순차적으로 저장하고, 독취 어드레스에 의해 저장된 데이터를 정합기(11,12)들에 인가하는 제 1 스피치 메모리(SM11)와; 제어 정보에 대응하는 독취 어드레스를 제 1 스피치 메모리(SM11)에 순차적으로 인가하는 제 1 콘트롤 메모리(CM11)와; 멀티플렉서(MUX)의 하이웨이 데이터를 순차적으로 저장하고, 독취 어드레스에 저장된 데이터를 정합기들(11,12)에 인가하는 제 2 스피치 메모리(SM12)와; 제어 정보에 대응하는 독취 어드레스를 제 2 스피치 메모리(SM12)에 순차적으로 인가하는 제 2 콘트롤 메모리(CM12)와; 정합기(11,12)들중 어느 하나로부터 인가되는 데이터를 순차적으로 저장하고, 독취 어드레스에 저장된 데이터를 출력하는 제 3 스피치 메모리(SM13)와; 정합기(11,12)들중 어느 하나로부터 인가되는 데이터를 순차적으로 저장하고, 독취 어드레스에 의해 저장된 데이터를 출력하는 제 4 스피치 메모리(SM14)와; 제어 정보에 대응하는 출력 어드레스 정보를 제 3 및 제 4 스피치 메모리(SM13,SM14)에 순차적으로 인가하는 제 3 콘트롤 메모리(CM13)와; 상기 제 3 및 제 4 스피치 메모리(SM13,SM14)로부터 출력되는 하이웨이 상태의 데이터를 서브 하이웨이 상태로 변환하여 출력하는 디멀티플렉서(DMUX)를 구비한다.
즉, 본 발명은 다수개의 타임 스위치와 INS간을 연결하는 정합기들을 타임 스위치들이 공유로 사용하게 구성하므로써 정합기를 효율적으로 사용할 수 있다는 효과가 있다.

Description

연결망 서브 시스템과 정합기 공유가 가능한 타임 스위치
제1도는 종래의 타임 스위치와 연결망 서브 시스템이 정합기를 통하여 연결되는 상태를 도시한 블록도.
제2도는 본 발명에 따른 연결망 서브 시스템과 정합기 공유가 가능한 타임 스위치의 블럭도.
* 도면의 주요부분에 대한 부호의 설명
11, 12 : 정합기 SM11-SM14 : 스피치 메모리
CM11-CM14 : 콘트롤 메모리 T11-T15 : 타임 스위치
MUX : 멀티플렉서 DMUX : 디멀티플렉서
본 발명은 전전자 교환기의 접속 교환 서브 시스템(Access Switching Subsystem : 이하 ASS라 함)에 관한 것으로서, 더욱 상세하게는 ASS내 타임 스위치의 입출력을 이중화한 장치에 관한 것이다. 전전자 교환기는 일반적으로 ASS, 연결망 서브 시스템(Interconnection Network Subsystem; 이하 INS라함) 및 중앙 제어 서브 시스템(Central Control Subsystem; 이하, CCS라 함)을 구비한다.
여기서, ASS는 가입자 및 중계선 정합기, 타임 스위치, 프레임 릴레이 핸들러(Frame Relay Handler), 광 가입자 접속 장치, 각종 신호 장치, 패킷 핸들러(Packet Handler) 등을 구비하여 대부분의 호처리 기능과 자체 운용 및 유비 보수 기능을 수행하며, 필요시 ASS 단위로 증가시킬 수 있음으로 시스템적으로 수평 분산 구조를 가진다.
INS 는 ASS상호간 또는 ASS와 CCS사이를 연결하는 한편, 번호 번역, 루트 제어, 스페이스 스위치 네트워크의 제어 및 망동기 장치를 구비하여 시스템 클럭을 생성, 배급하는 기능을 수행하는 것으로서, INS와 ASS간에는 광섬유 링크로 되어 있으며, 데이터 링크라 부른다.
CCS는 시스템의 총괄적인 운용 및 유지 보수 기능을 수행하며, 망관리, 시험 및 측정, 과금 통계, 입/출력 장치 제어, 타 시스템과의 대화 기능을 수행하는 장치이다.
상술한 바와 같이 ASS, INS, CCS를 구비하는 전전자 교환기에서 다수개의 ASS들은 하나의 INS와 데이터 링크로 연결되는 구성을 가지며, 제1도에는 데이터 링크로 ASS와 INS가 연결되는 상태가 도시되어 있다. 여기서, ASS에는 타임 스위치만을 도시하였다.
도시된 바와 같이 타임 스위치(T1-T8)는 각각 멀티플렉서(MUX) 및 디멀티플렉서(DMUX)와 스피치 메모리(SM1) 및 콘트롤 메모리(CM1)를 구비한다.
여기서 멀티플렉서(MUX)는 DLC(Digital Line Concentrator)부터의 서브 하이웨이 상태의 정보를 하이웨이 상태로 변환시켜 스피치 메모리(SM1)에 저장하며, 스피치 메모리(SM1)는 콘트롤 메모리(CM1)의 제어에 따라 타임 슬롯을 변경하고, 변경된 데이터를 정합기(1)를 통하여 INS에 인가하게 구성되어 있다. 여기서 타임 슬롯 변경을 위한 콘트롤 메모리(CM1)의 정보는 도시하지 않은 프로세서에 의하여 제공되며, 정합기(11)는 ASS와 INS간의 광섬유 링크 인터페이스를 위하여 사용되었다.
정합기(11)를 통하여 입력되는 하이웨이의 정보는 스피치 메모리(SM2)에 저장되며, 이 저장된 정보는 콘트롤 메모리(CM2)의 정보에 의하여 타임 슬롯이 변경된 후에 디멀티플렉서(DMUX)에서 서브하이웨이 상태로 변경되는 구성을 갖는다.
그러나, 상술한 구성에서 정합기(11)는 타임 스위치(T1-T4)와 INS간의 데이터 정합에만 관계하고, 정합기(12)는 타임 스위치(T5-T8)와 INS간의 데이타 정합에만 관계하는바, 정합기(1 또는 2)가 포화 상태인 경우에는 이들 상호간에 데이터 교환이 불가능하게 된다. 이때, 예컨대 정합기(11)는 포화 상태이나 정합기(12)는 비포화 상태일 수 있으며, 이 경우, 정합기(12)가 비포화 상태임에도 불구하고, 타임 스위치(T1-T4)와 INS간에는 데이터 교환이 불가능하다는 문제가 있었다.
본 발명은 이러한 문제를 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 다수개의 타임 스위치와 INS와의 연결에 필요한 정합기들은 공동으로 선택적으로 사용할 수 있게 한 INS와 정합기 공유가 가능한 타임 스위치를 제공하는데 있다.
본 발명에 따른 INS와의 정합기 공유가 가능한 타임 스위치는, INS와 정합기들을 통하여 연결되는 타임 스위치로서, 타임 스위치와 INS간에 구성되는 적어도 두 개 이상의 정합기와; 서브 하이웨이 상태의 데이터를 하이웨이 상태로 변경하는 멀티플렉서와; 상기 멀티플렉서의 하이웨이 데이터를 순차적으로 저장하고, 독취 어드레스에 의해 저장된 데이터를 상기 정합기들에 인가하는 제 1 스피치 메모리와; 제어 정보에 대응하는 독취 어드레스를 상기 제 1 스피치 메모리에 순차적으로 인가하는 제 1 콘트롤 메모리와; 상기 멀티플렉서의 하이웨이 데이터를 순차적으로 저장하고, 독취 어드레스에 저장된 데이터를 상기 정합기들에 인가하는 제 2 스피치 메모리와; 제어 정보에 대응하는 독취 어드레스를 상기 제 2 스피치 메모리에 순차적으로 인가하는 제 2 콘트롤 메모리와; 상기 정합기들중 어느 하나로부터 인가되는 데이터를 순차적으로 저장하고, 독취 어드레스에 저장된 데이터를 출력하는 제 3 스피치 메모리와; 상기 정합기들중 어느 하나로부터 인가되는 데이터를 순차적으로 저장하고, 독취 어드레스에 의해 저장된 데이터를 출력하는 제 4 스피치 메모리와; 제어 정보에 대응하는 출력 어드레스 정보를 상기 제 3 스피치 메모리에 순차적으로 인가하는 제 3 콘트롤 메모리와; 상기 제 3 및 제 4 스피치 메모리로부터 출력되는 하이웨이 상태의 데이터를 서브 하이웨이 상태로 변환하여 출력하는 디멀티플렉서를 구비한다.
이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 INS와의 정합기 공유가 가능한 타임 스위치의 블럭도로서, 두 개의 정합기(11,12)에는 타임 스위치(T11-T15)가 각각 연결되어 있다.
이때, 타임 스위치(T11-T15)에는 DLC로부터의 서브 하이웨이 상태의 데이터들이 각각 인가되며, 타임 스위치내의 멀티플렉서(MUX)는 이 데이터들을 하이웨이 상태로 변환시켜 스피치 메모리(SM11,SM12)에 각각 저장한다. 스피치 메모리(SM11,SM12)들은 입력되는 데이터들을 어드레스순으로 순차적으로 저장하나, 그 출력은 콘트롤 메모리(CM11,CM12)으로부터 인가되는 독취 어드레스에 의해 저장된 데이터들을 출력하게 구성되어 있어 타임 슬롯의 변경을 가능케 한다.
콘트롤 메모리(CM11,CM12)가 출력하는 독취 어드레스는 도시하지 않은 프로세서의 제어 정보에 의하여 지정되며, 여기서, 프로세서는 콘트롤 메모리(CM11,CM12)가 순차적으로 출력하는 독취 어드레스를 제어하는 한편, 독취 어드레스를 출력할 콘트롤 메모리(CM11,CM12)를 지정하게 된다.
즉, 스피치 메모리(SM11,SM12)에는 동일한 데이터들이 저장되어 있으며, 이 데이터들은 콘트롤 메모리(CM11,CM12)에 의하여 제 1 정합기(11) 또는 제 2 정합기(12)에 선택적으로 인가되는 것이다. 여기서 상술한 프로세서는 타임 스위치(T11-T15)와 통신하는 정합기(11),(12)의 데이터 량을 산출하여, 독취 어드레스를 출력할 콘트롤 메모리(CM11 또는 CM12)을 지정하게 된다. 즉, 정합기(11)가 포화 상태인 경우에는 콘트롤 메모리(CM12)를 지정하므로써 정합기(12)를 이용하게 하고, 정합기(12)가 포화 상태일 때에는 콘트롤 메모리(CM11)를 지정하여 정합기(12)를 이용하므로써 정합기(11,12)를 효율적으로 사용할 수 있게 하는 것이다.
한편, 도시하지 않는 INS로부터의 데이터들은 정합기(11,12)를 통하여 타임 스위치(T11-T15)에 인가되며, INS내의 프로세서는 상술한 프로세와 동일하게 정합기(11,12)의 데이터 부하 상태에 따라 정합기(11 또는 12)를 통하여 데이터를 송신하게 된다.
여기서, 정합기(11)를 통하여 수신되는 데이터들은 스피치 메모리(SM13)에 저장되고, 정합기(12)를 통하여 수신되는 데이터들은 스피치 메모리(SM14)에 저장된다. 따라서, 프로세서는 스피치 메모리(SM13,SM14)에 데이터가 저장되는 상태에 따라 콘트롤 메모리(CM13)에 제어 정보를 인가하므로써 INS로부터의 데이터를 스피치 메모리(SM13,SM14)를 통하여 타임 슬롯 변환하여 디멀티플렉서(DMUX)에 인가하는 것이다.
여기서 디멀티플렉서(DMUX)는 스피치 메모리(SM13,SM14)의 하이웨이 데이터를 서브 하이웨이 데이터로 변화시켜 출력한다.
이와 같이 본 발명은 다수개의 타임 스위치와 INS간을 연결하는 정합기들을 타임 스위치들이 공유로 사용하게 구성하므로써 정합기를 효율적으로 사용할 수 있다는 효과가 있다.

Claims (2)

  1. 연결망 서브 시스템과 정합기들을 통하여 연결되는 타임 스위치로서, 타임 스위치(T11-T15)와 연결망 서브 시스템간에 구성되는 적어도 두 개 이상의 정합기(11,12)와; 서브 하이웨이 상태의 데이터를 하이웨이 상태로 변경하는 멀티플렉서(MUX)와; 상기 멀티플렉서(MUX)의 하이웨이 데이터를 순차적으로 저장하고, 독취 어드레스에 의해 저장된 데이터를 상기 정합기(11,12)들에 인가하는 제 1 스피치 메모리(SM11)와; 제어 정보에 대응하는 독취 어드레스를 상기 제 1 스피치 메모리(SM11)에 순차적으로 인가하는 제 1 콘트롤 메모리(CM11)와; 상기 멀티플렉서(MUX)의 하이웨이 데이터를 순차적으로 저장하고, 독취 어드레스에 저장된 데이터를 상기 정합기들(11,12)에 인가하는 제 2 스피치 메모리(SM12)와; 제어 정보에 대응하는 독취 어드레스를 상기 제 2 스피치 메모리(SM12)에 순차적으로 인가하는 제 2 콘트롤 메모리(CM12)와; 상기 정합기(11,12)들중 어느 하나로부터 인가되는 데이터를 순차적으로 저장하고, 독취 어드레스에 저장된 데이터를 출력하는 제 3 스피치 메모리(SM13)와; 상기 정합기(11,12)들중 어느 하나로부터 인가되는 데이터를 순차적으로 저장하고, 독취 어드레스에 저장된 데이터를 출력하는 제 4 스피치 메모리(SM14)와; 제어 정보에 대응하는 출력 어드레스 정보를 상기 제 3 및 제 4 스피치 메모리(SM13,SM14)에 순차적으로 인가하는 제 4 콘트롤 메모리(CM14)와; 상기 제 3 및 제 4 스피치 메모리(SM13,SM14)로부터 출력되는 하이웨이 상태의 데이터를 서브 하이웨이 상태로 변환하여 출력하는 디멀티플렉서(DMUX)를 구비하는 연결망 서브 시스템과 정합기 공유가 가능한 타임 스위치.
  2. 제1항에 있어서, 상기 타임 스위치(T11-T15)는 상기 정합기(11,12)들과 다수개 연결되는 연결망 서브 시스템과 정합기 공유가 가능한 타임 스위치.
KR1019960019390A 1996-05-31 1996-05-31 연결망 서브 시스템과 정합기 공유가 가능한 타임스위치 KR100197415B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960019390A KR100197415B1 (ko) 1996-05-31 1996-05-31 연결망 서브 시스템과 정합기 공유가 가능한 타임스위치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960019390A KR100197415B1 (ko) 1996-05-31 1996-05-31 연결망 서브 시스템과 정합기 공유가 가능한 타임스위치

Publications (2)

Publication Number Publication Date
KR970078345A KR970078345A (ko) 1997-12-12
KR100197415B1 true KR100197415B1 (ko) 1999-06-15

Family

ID=19460546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019390A KR100197415B1 (ko) 1996-05-31 1996-05-31 연결망 서브 시스템과 정합기 공유가 가능한 타임스위치

Country Status (1)

Country Link
KR (1) KR100197415B1 (ko)

Also Published As

Publication number Publication date
KR970078345A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
US4683564A (en) Matrix switch system
US7502380B2 (en) Packet handler
US5014268A (en) Parallel time slot interchanger matrix and switch block module for use therewith
KR830008577A (ko) 모듀울 전송 통신 시스템
US4306303A (en) Switching of digital signals
KR960700599A (ko) 데이타 전달 스위치, 억세스 제어형 비동기식 전달 모드(ATM)스위치 및 정보 셀 흐름 제어 방법(Controlled Access ATM Switch)
US5146455A (en) Wide range mixed rate TDM bus using a multiple of time slot interchange circuit switches
US4685102A (en) Switching system loopback test circuit
EP0289733B1 (en) Switching method for integrated voice/data communications
US4499336A (en) Common channel interoffice signaling system
KR100197415B1 (ko) 연결망 서브 시스템과 정합기 공유가 가능한 타임스위치
US5136579A (en) Digital communications network with unlimited channel expandability
GB1470701A (en) Digital switching system
KR100197419B1 (ko) 인트라-전터 기능을 갖는 타임 스위치
EP0794637B1 (en) Switch coupled between input and output ports in a communication system
US6680939B1 (en) Expandable router
KR100197416B1 (ko) 핸드 오프 기능을 위한 타임 스위치
KR830008579A (ko) 모듀울 전송통신 시스템
JPH10262272A (ja) 時分割多重化通信媒体の簡単なインターフェース
KR100197425B1 (ko) 전전자 교환기의 접속 교환 서브 시스템내 타임 스위치
KR970009053A (ko) Atm 스위치의 어드레스 생성 회로
KR100190290B1 (ko) 동기식 초고속 전송 장치의 타임 스위칭 시스템및 그 제어 방법
US4201894A (en) Arrangement for conversion of random to fixed data channel format
US6075785A (en) Apparatus and method for providing memory address interchanging for high speed memory accesses
KR100217174B1 (ko) 전전자교환기의 9*9 매트릭스 타임스위칭 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020225

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee