KR100197425B1 - 전전자 교환기의 접속 교환 서브 시스템내 타임 스위치 - Google Patents

전전자 교환기의 접속 교환 서브 시스템내 타임 스위치 Download PDF

Info

Publication number
KR100197425B1
KR100197425B1 KR1019960019393A KR19960019393A KR100197425B1 KR 100197425 B1 KR100197425 B1 KR 100197425B1 KR 1019960019393 A KR1019960019393 A KR 1019960019393A KR 19960019393 A KR19960019393 A KR 19960019393A KR 100197425 B1 KR100197425 B1 KR 100197425B1
Authority
KR
South Korea
Prior art keywords
time
data
read address
speech
memory circuit
Prior art date
Application number
KR1019960019393A
Other languages
English (en)
Other versions
KR970078357A (ko
Inventor
오종환
김재평
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019960019393A priority Critical patent/KR100197425B1/ko
Publication of KR970078357A publication Critical patent/KR970078357A/ko
Application granted granted Critical
Publication of KR100197425B1 publication Critical patent/KR100197425B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/36—Memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

본 발명은 제1 및 제 2의 정합선(T0,T1)을 통하여 연결망 서브 시스템과 연결되는 전전자 교환기내 다수개의 타임 스위치(TS0-S4)에 관한 것으로서, 서브 하이웨이 상태의 데이터를 하이웨이 상태로 변환시켜 출력하는 멀티 플렉서(MUX)와; 인가되는 독취 어드레스에 따라 상기 멀티 플렉서(MUX)의 데이터를 타임 슬롯 변환하여 상기 제 1 및 제 2 정합선(T0,T1)에 선택적으로 인가하는 제 1 스피치 메모리 회로와; 상기 정합선(T0,T1)으로부터 인가되는 데이터를 상기 독취 어드레스에 따라 타임 슬롯 변환하여 출력하는 제 2 스피치 메모리 회로와; 상기 제 2 스피치 메모리 회로로부터 인가되는 데이터를 타임 슬롯 변환하여 출력하는 디멀티플렉서(DMUX)와; 인가되는 독취 어드레스에 따라 상기 멀티 플렉서(MUX)의 데이터를 타임 슬롯변환하여 상기 멀티플렉서(MUX) 및 다른 타임 스위치(T0-T4)에 인가하는 제 3 스피치 메모리 회로와; 입력되는 독취 어드레스에 따라 상기 제 1 및 제 2 정합선(T0,T1) 및 타 타임 스위치(TS1-TS4)로부터 인가되는 데이터를 타임 슬롯 변화하여 상기 제 1 및 제 2 정합선(T0,T1) 및 상기 타임 스위치(TS1-TS4)에 재인가하는 제 4 스피치 메모리 회로와; 상기 독취 어드레스를 제공하는 콘트롤 메모리 회로를 구비한다.
즉, 본 발명에 따른 타임 스위치(TS0-TS4)에서는 두 개의 정합선을 그 부하량에 따라 선택적으로 사용할 수 있으며, 별도의 장치없이 인트라 젼터 기능 및 핸드 오프 기능을 수행할 수 있다는 효과가 있다.

Description

전전자 교환기의 접속 교환 서브 시스템내 타임 스위치
제1도는 본 발명에 따른 전전자 교환기의 접속 교환 서브 시스템내 타임 스위치의 블록도.
* 도면의 주요부분에 대한 부호의 설명
T0,T2 : 정합기 SM0-SM9 : 스피치 메모리
CM01-CM3 : 콘트롤 메모리 TS0-TS4 : 타임 스위치
MUX : 멀티플렉서 DMUX : 디멀티플렉서
본 발명은 전전자 교환기의 접속 교환 서브 시스템(Access Switching Subsystem : 이하 ASS라 함)에 관한 것으로서, 더욱 상세하게는 전전자 교환기의 ASS내 타임 스위치에 관한 것이다.
전전자 교환기는 일반적으로 ASS, 연결망 서브 시스템(Interconnection Network Subsystem; 이하 INS라함) 및 중앙 제어 서브 시스템(Central Control Subsystem; 이하, CCS라 함)을 구비한다. 여기서, ASS는 가입자 및 중계선 정합기, 타임 스위치, 프레임 릴레이 핸들러(Frame Relay Handler), 광 가입자 접속 장치, 각종 신호 장치, 패킷 핸들러(Packet Handler) 등을 구비하여 대부분의 호처리 기능과 자체 운용 및 유비 보수 기능을 수행하며, 필요시 ASS 단위로 증가시킬 수 있음으로 시스템적으로 수평 분산 구조를 가진다.
INS 는 ASS상호간 또는 ASS와 CCS사이를 연결하는 한편, 번호번역, 루트 제어, 스페이스 스위치 네트워크의 제어 및 망동기 장치를 구비하여 시스템 클럭을 생성, 배급하는 기능을 수행하는 것으로서, INS와 ASS간에는 광섬유 링크로 되어 있으며, 데이터 링크라 부른다.
CCS는 시스템의 총괄적인 운용 및 유지 보수 기능을 수행하며, 망관리, 시험 및 측정, 과금 통계, 입/출력 장치 제어, 타 시스템과의 대화 기능을 수행하는 장치이다.
상술한 바와 같이 ASS, INS, CCS를 구비하는 전전자 교환기에서 다수개의 ASS들에는 데이터들의 타임 슬롯 변환을 위한 타임 스위치를 구비하고 있는 바, 종래의 타임 스위치에서는 스피치 메모리 및 콘트롤 메모리를 이용하여 타임 슬롯 변화를 주 목적으로 구성되어 있어 기능이 단순하였다.
본 발명은 이러한 점에 착안하여 안출한 것으로서, 본 발명의 목적은 다양화한 전전자 교환기의 ASS내 타임 스위치를 제공하는데 있다.
본 발명에 따른 전전자 교환기의 ASS내 타임 스위치는, 서브 하이웨이 상태의 데이터를 하이웨이 상태로 변환시켜 출력하는 멀티 플렉서와; 인가되는 독취 어드레스에 따라 상기 멀티 플렉서의 데이터를 타임 슬롯 변환하여 상기 제 1 및 제 2 정합선에 선택적으로 인가하는 제 1 스피치 메모리 회로와; 상기 정합선으로부터 인가되는 데이터를 상기 독취 어드레스에 따라 타임 슬롯 변환하여 출력하는 제 2 스피치 메모리 회로와; 상기 제 2 스피치 메모리 회로로부터 인가되는 데이터를 타임 슬롯 변환하여 출력하는 디멀티플렉서와; 인가되는 독취 어드레스에 따라 상기 멀티 플렉서의 데이터를 타임 슬롯변환하여 상기 멀티플렉서 및 다른 타임 스위치에 인가하는 제 3 스피치 메모리 회로와; 입력되는 독취 어드레스에 따라 상기 제 1 및 제 2 정합선 및 타 타임 스위치로부터 인가되는 데이터를 타임 슬롯 변화하여 상기 제 1 및 제 2 정합선 및 상기 타임 스위치에 재인가하는 제 4 스피치 메모리 회로와; 상기 독취 어드레스를 제공하는 콘트롤 메모리 회로를 구비한다.
이하, 본 발명의 일실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 ASS내 타임 스위치의 블록도로서, 하나의 ASS내에는 다수개의 타임 스위치가 구성될 수 있는 바, 본 도면에는 하나의 타임 스위치(TS0)의 구성을 도시하였으며, 다른 타임 스위치(TS1-TS4)들은 부호로만 표시하였다.
도시된 바와 같이 멀티플렉서(MUX)는 DLC(Digital Line Concentrator)로부터의 서브 하이웨이 상태의 정보를 하이웨이 상태로 변환시켜 출력한다.
이러한 멀티플렉서(MUX)의 데이터는 도시된 바와 같이 스피치 메모리(SM0-SM5,SM9)에 각각 인가되며, INS로부터의 정보는 스피치 메모리(SM6,SM7,SM8)에 각각 인가된다. 여기서, 스피치 메모리(SM1-SM9)들은 콘트롤 메모리(CM1-CM3)의 독취 어드레스에 의하여 타임 슬롯 변환을 행하게 되며, 콘트롤 메모리(CM1-CM3)는 도시하지 않은 프로세서의 제어 정보에 의하여 스피치 메모리(SM1-SM9)에 순차적으로 인가하는 독취 어드레스를 설정하게 된다.
상술한 구성에서 스피치 메모리(SM0-SM2)는 멀티 플렉서(MUX)의 데이터를 타임 슬롯 변환하여 상기 제 1 및 제 2 정합선(T0,T1)에 선택적으로 인가하기 위한 것으로서, 스피치 메모리(SM0,SM2)들은 입력되는 데이터들을 어드레스순으로 순차적으로 저장하나, 그 출력은 콘트롤 메모리(CM0,CM1)으로부터 인가되는 독취 어드레스에 저장된 데이터들을 출력하게 구성되어 있어 타임 슬롯의 변경을 가능케 한다.
콘트롤 메모리(CM0,CM1)가 출력하는 독취 어드레스는 도시하지 않은 프로세서의 제어 정보에 의하여 지정되며, 여기서, 프로세서는 콘트롤 메모리(CM0,CM1)가 순차적으로 출력하는 독취 어드레스를 제어하는 한편, 독취 어드레스를 출력할 콘트롤 메모리(CM0,CM2)를 지정하게 된다.
즉, 스피치 메모리(SM0,SM2)에는 동일한 데이터들이 저장되며, 이 데이터들은 콘트롤 메모리(CM0,CM1)에 의하여 정합기(T0) 또는 정합기(T1)에 선택적으로 인가되는 것이다.
여기서 상술한 프로세서는 타임 스위치와 통신하는 정합기(T0),(T1)의 데이터 량을 산출하여, 독취 어드레스를 출력할 콘트롤 메모리(CM0 또는 CM1)을 지정하게 된다.
즉, 정합기(T1)가 포화 상태인 경우에는 콘트롤 메모리(CM0)를 지정하므로써 정합기(T0)를 이용하게 하고, 정합기(T0)가 포화 상태일 때에는 콘트롤 메모리(CM1)를 지정하여 정합기(T1)를 이용하므로써 정합기(T0,T1)를 효율적으로 사용할 수 있게 하는 것이다.
한편, 도시하지 않는 INS로부터의 데이터들은 정합기(T0,T1)를 통하여 스피치 메모리(SM6,SM7)에 선택적으로 인가된다. 즉, INS내의 프로세서는 정합기(T0,T1)의 부하량에 따라 정합기(T0 또는 T1)를 통하여 데이터들을 스피치 메모리(SM6,SM7)에 저장하는 것이다. 이때, 도시하지 않은 프로세서는 스피치 메모리(SM6,SM7)에 데이터가 저장되는 상태에 따라 콘트롤 메모리(CM3)에 제어 정보를 인가하므로써 INS로부터의 데이터는 스피치 메모리(SM6,SM7)를 통하여 타임 슬롯 변환하여 디멀티플렉서(DMUX)에 인가되는 것이다.
한편, 스피치 메모리(SM4,SM8,SM9)는 인트라-전터 기능을 위하여 구성한 것이다. 즉, ASS로 입력된 데이터들중의 대부분은 INS를 통하여 타 ASS로 인가되나, 일부는 동일 ASS내의 DLC로 송신되어야 하는 것(이것을 인트라-전터 기능이라 한다.)도 존재한다. 즉, ASS내에서 타임 슬롯이 변경된 후 DLC로 다시 출력하여야 하는 정보도 존재하는 것이다. 이러한 정보는 INS를 거치지 않아도 되는 바, 종래의 교환기에서는 CMMA(Control Memory and Maintenace Board Assembly)를 사용하여 구성하였으나, 본 발명에서는 스피치 메모리(SM4,SM8,SM9)를 이용하여 구현하였다.
이를 구체적으로 설명하면, 스피치 메모리(SM4)는 스피치 메모리(SM0, SM2)들과 동일한 데이터를 저장하나, 그 출력은 콘트롤 메모리(CM2)에 의하여 제어되며, 이 스피치 메모리(SM4)에서 타임 슬롯 변경된 데이터들은 도시된 바와 같이 다른 타임 스위치(TS1-TS4)에 인가되는 것이다. 이때, 다른 타임 스위치(TS1-TS4)들로부터 인가된 데이터들은 도면에 도시된 바와 같이 스피치 메모리(SM8)에 각각 인가된다.
즉, 도면에서 도시된 바와 같이 타임 스위치(TS1)의 스피치 메모리(SM8)가 다른 타임 스위치(TS1-TS4)들로부터 데이터를 입력받는 것과 같이 타임 스위치(TS1-TS4)의 스피치 메모리(SM8)들도 타임 스위치(TS0)의 데이터를 인가받는 것이다.
이와 같이 타임 스위치(TS1-TS4)들의 데이터를 저장한 스피치 메모리(SM8)는 이 데이터들을 콘트롤 메모리(CM3)의 독취 어드레스에 따라 타임 슬롯을 변경한 후에 디멀티플렉서(DMUX)에 인가하게 된다.
한편, 인트라 젼터 기능에서 하나의 타임 스위치에 입력한 데이터를 동일 타임 스위치를 통하여 출력할 수도 있게 된다.
이를 위하여 본 발명에서는 스피치 메모리(SM9)를 이용하였다. 즉, 스피치 메모리(SM9)는 멀티플렉서(MUX)로부터 데이터를 입력하며, 이 데이타를 콘트롤 메모리(CM3)의 독취 어드레스에 따라 타임 슬롯을 변경시킨 후에 디멀티플렉서(DMUX)에 인가하는 것이다.
한편, 이동 통신등에서와 같이 가입자의 위치가 변경되는 경우, 즉, 하나의 ASS(이하, 원 ASS라 한다)가 수용하고 있던 가입자의 통화 위치가 변경되어(이를 핸드 오프(Hand-Off라한다) 다른 ASS(이하, 추후 ASS라 한다)가 그 통화를 연속하여 담당하게 되는 경우에, 원 ASS에서 연속하여 과금 처리를 하게 되어 있다. 따라서, 추후 ASS에서의 통화 데이터는 INS를 통하여 원 ASS를 경유하여야 하며, 이를 위하여 종래에는 CMMA(Control Memory and Maintenace Board Assembly) 등을 사용하였으나, CMMA를 사용하는 종래의 방법은 CMMA의 특성에 의하여 통화량이 한정된다는 문제가 있다.
본 발명에서는 이러한 핸드 오프 기능을 위하여 스피치 메모리(SM1,SM3)를 더 구성하였다.
즉, 스피치 메모리(SM1)는 정합기(T0)를 통하여 입력되는 INS의 데이터를 콘트롤 메모리(CM0)의 독취 어드레스에 따라 타임 슬롯변환한 후에 다시 정합기(T0)로 인가할 수 있는 구성을 갖고 있다.
마찬가지로 스피치 메모리(SM3)는 정합기(T1)를 통하여 입력되는 INS 의 데이터를 콘트롤 메모리(CM1)의 독취 어드레스에 따라 타임 슬롯 변환한 후에 다시 정합기(T1)로 인가할 수 있는 구성을 갖고 있다.
상술한 설명으로부터 본 발명에 따른 타임 스위치에서는 두 개의 정합선을 그 부하량에 따라 선택적으로 사용할 수 있으며, 별도의 장치없이 인트라 젼터 기능 및 핸드 오프 기능을 수행할 수 있다는 효과가 있다.

Claims (6)

  1. 제1 및 제 2의 정합선(T0,T1)을 통하여 연결망 서브 시스템과 연결되는 다수개의 타임 스위치(TS0-T4)에 있어서, 서브 하이웨이 상태의 데이터를 하이웨이 상태로 변환시켜 출력하는 멀티플렉서(MUX)와; 인가되는 독취 어드레스에 따라 상기 멀티 플렉서(MUX)의 데이터를 타임 슬롯 변환하여 상기 제 1 및 제 2 정합선(T0,T1)에 선택적으로 인가하는 제 1 스피치 메모리 회로와; 상기 정합선(T0,T1)으로부터 인가되는 데이터를 상기 독취 어드레스에 따라 타임 슬롯 변환하여 출력하는 제 2 스피치 메모리 회로와; 상기 제 2 스피치 메모리 회로로부터 인가되는 데이터를 타임 슬롯 변환하여 출력하는 디멀티플렉서(DMUX)와; 인가되는 독취 어드레스에 따라 상기 멀티 플렉서(MUX)의 데이터를 타임 슬롯변환하여 상기 멀티플렉서(MUX) 및 다른 타임 스위치(TS0-TS4)에 인가하는 제 3 스피치 메모리 회로와; 입력되는 독취 어드레스에 따라 상기 제 1 및 제 2 정합선(T0,T1) 및 타 타임 스위치(TS1-TS4)로부터 인가되는 데이터를 타임 슬롯 변화하여 상기 제 1 및 제 2 정합선(T0,T1) 및 상기 타임 스위치(TS1-TS4)에 재인가하는 제 4 스피치 메모리 회로와; 상기 독취 어드레스를 제공하는 콘트롤 메모리 회로를 구비하는 전전자 교환기의 접속 교환 서브 시스템(Access Switching Subsystem)내 타임 스위치.
  2. 제1항에 있어서, 상기 제 1 스피치 메모리 회로는, 상기 멀티플렉서(MUX)의 데이터를 상기 독취 어드레스에 따라 타임 슬롯 변경하여 상기 정합기(T0)에 인가하는 스피치 메모리(SM0)와; 상기 멀티플렉서(MUX)의 데이터를 상기 독취 어드레스에 따라 타임 슬롯 변경하여 상기 정합기(T1)에 인가하는 스피치 메모리(SM2)를 구비하는 전전자 교환기의 접속 교환 서브 시스템내 타임 스위치.
  3. 제2항에 있어서, 상기 제 2 스피치 메모리 회로는, 상기 제 1 정합선(T0)으로부터 인가되는 데이터를 상기 독취 어드레스에 따라 타임 슬롯 변경하여 상기 디멀티플렉서(DMUX)에 인가하는 스피치 메모리(SM6)와; 상기 제 2 정합선(T0)으로부터 인가되는 데이터를 상기 독취 어드레스에 따라 타임 슬롯 변경하여 상기 디멀티플렉서(DMUX)에 인가하는 스피치 메모리(SM7)를 구비하는 전전자 교환기의 접속 교환 서브 시스템내 타임 스위치.
  4. 제3항에 있어서, 상기 제 3 스피치 메모리 회로는, 상기 멀티플렉서(MUX)의 데이터를 상기 독취 어드레스에 따라 타임 슬롯 변경하여 다른 타임 스위치(T1-T4)에 인가하는 스피치 메모리(SM4)와; 상기 다른 타임 스위치(T1-T4)의 데이터를 상기 독취 어드레스에 따라 타임 슬롯 변경하여 상기 디멀티플렉서(DMUX)에 인가하는 스피치 메모리(SM8)와; 상기 멀티플렉서(MUX)의 데이터를 상기 독취 어드레스에 따라 타임 슬롯 변경하여 상기 디멀티플렉서(DMUX)에 인가하는 스피치 메모리(SM9)를 구비하는 전전자 교환기의 접속 교환 서브 시스템내 타임 스위치.
  5. 제4항에 있어서, 상기 제 4 스피치 메모리 회로는, 상기 상기 제 1 정합선(T0)으로부터 인가되는 데이터를 상기 독취 어드레스에 따라 타임 슬롯 변경하여 상기 제 1 정합선(T0)에 재인가하는 스피치 메모리(SM1)와; 상기 상기 제 2 정합선(T1)으로부터 인가되는 데이터를 상기 독취 어드레스에 따라 타임 슬롯 변경하여 상기 제 2 정합선(T1)에 재인가하는 스피치 메모리(SM3)를 구비하는 전전자 교환기의 접속 교환 서브 시스템내 타임 스위치.
  6. 제5항에 있어서, 상기 콘트롤 메모리 회로는, 상기 스피치 메모리(SM0,SM1)에 상기 독취 어드레스를 인가하는 콘트롤 메모리(CM0)와; 상기 스피치 메모리(SM2,SM3)에 상기 독취 어드레스를 인가하는 콘트롤 메모리(CM1)와; 상기 스피치 메모리(SM4,SM5)에 상기 독취 어드레스를 인가하는 콘트롤 메모리(CM2)와; 상기 스피치 메모리(SM6,SM7,SM8,SM9)에 상기 독취 어드레스를 인가하는 콘트롤 메모리(CM3)를 구비하는 전전자 교환기의 접속 교환 서브 시스템내 타임 스위치.
KR1019960019393A 1996-05-31 1996-05-31 전전자 교환기의 접속 교환 서브 시스템내 타임 스위치 KR100197425B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960019393A KR100197425B1 (ko) 1996-05-31 1996-05-31 전전자 교환기의 접속 교환 서브 시스템내 타임 스위치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960019393A KR100197425B1 (ko) 1996-05-31 1996-05-31 전전자 교환기의 접속 교환 서브 시스템내 타임 스위치

Publications (2)

Publication Number Publication Date
KR970078357A KR970078357A (ko) 1997-12-12
KR100197425B1 true KR100197425B1 (ko) 1999-06-15

Family

ID=19460549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019393A KR100197425B1 (ko) 1996-05-31 1996-05-31 전전자 교환기의 접속 교환 서브 시스템내 타임 스위치

Country Status (1)

Country Link
KR (1) KR100197425B1 (ko)

Also Published As

Publication number Publication date
KR970078357A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
US5014268A (en) Parallel time slot interchanger matrix and switch block module for use therewith
US4064369A (en) Method and apparatus for path testing in a time division multiplex switching network
NL8420174A (nl) Werkwijze voor het verbinden van een gesloten ring over een telefooncentrale en inrichting voor het toepassen van deze werkwijze.
US4068098A (en) Method of and arrangement for addressing a switch memory in a transit exchange for synchronous data signals
US5146455A (en) Wide range mixed rate TDM bus using a multiple of time slot interchange circuit switches
US3967070A (en) Memory operation for 3-way communications
US4355384A (en) Non-blocking expandable switching matrix for a telecommunication system
US4499336A (en) Common channel interoffice signaling system
KR100197425B1 (ko) 전전자 교환기의 접속 교환 서브 시스템내 타임 스위치
JP3204996B2 (ja) 非同期時分割多重伝送装置およびスイッチ素子
CA2041202C (en) Digital communications network with unlimited channel expandability
US6680939B1 (en) Expandable router
KR100197419B1 (ko) 인트라-전터 기능을 갖는 타임 스위치
KR100197416B1 (ko) 핸드 오프 기능을 위한 타임 스위치
CA1083696A (en) Time division switching network
KR100197415B1 (ko) 연결망 서브 시스템과 정합기 공유가 가능한 타임스위치
KR100208253B1 (ko) 전전자 교환기에서의 안내 방송 장치
KR100190290B1 (ko) 동기식 초고속 전송 장치의 타임 스위칭 시스템및 그 제어 방법
KR920005064B1 (ko) 타임 스위치 장치
JP2937666B2 (ja) クロスコネクト装置
JPH05268645A (ja) Ｓｔｍ通信用スイッチ
US4201894A (en) Arrangement for conversion of random to fixed data channel format
KR100299853B1 (ko) 이동통신교환기의타임스위치/유지보수회로팩
US6442160B1 (en) General switch and a switching method
KR100282406B1 (ko) 에이티엠 셀 변환 시스템에서 톤과 디티엠에프스위칭 장치 및방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020225

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee